基于片上系统和微控制芯片对其内部A/D转换器的低功耗要求,本文在分析传统逐次逼近型ADC结构原理和功耗特性的基础上,尝试设计了一种新颖的甚低功耗SAR ADC电路结构,该ADC利用电荷分享技术实现数据的采样/保持和逐次逼近转换过程,同时采用了异步时序控制技术代替传统的同步时序控制方式,对SAR控制逻辑进行优化设计,使其在功耗和速度方面都达到优良的性能。采用该新型甚低功耗SAR ADC的系统结构和控制技术,从低功耗的设计角度出发,基于SMIC 0.18μm CMOS工艺,完成了一个8bit、15Msps SAR ADC的芯片电路设计,其中包括采样/保持电路、充电电容阵列,比较器,时序控制逻辑等模块。在Cadence平台上进行仿真分析,结果表明,该ADC在15Msps的采样率下正常工作,其平均功耗仅为518μW,FOM值为0.18 pJ Conv。与传统的SAR ADC相比,该新型SAR ADC不仅达到了甚低功耗的设计要求,而且其综合性能指标也大大得到了提升。通过对SAR ADC的实际电路设计与仿真,验证了本文甚低功耗SAR ADC结构和控制技术的正确性和可行性。