集成电路设计工艺技术进入超深亚微米后,芯片的设计能力和工艺制造能力有了很大提高。早期数字集成电路设计基于时序驱动,现在的SOC设计主要采用基于IP重用的设计方法。SOC芯片的整体性能、系统功耗和各模块设计的复杂程度主要是由内部总线的设计来决定。系统内部总线设计是决定SOC芯片设计成功与否的关键。由ARM公司推出的AMBA片上总线是业界最流行的总线标准之一,众多IP设计工程师和SOC系统集成工程师广泛应用AMBA总线于各项设计中。AMBA总线规范包括AHB系统总线,ASB总线和APB外围总线。AHB总线主要用于CPU、DSP和DMA等高性能模块之间的连接,由主设备、从设备和基础结构3部分组成。本论文在研究SOC芯片内部互连总线和IP设计流程规范的基础上,充分理解AHB总线协议,完成了应用于监控系统SOC芯片EEYE中的AHB总线控制器的设计。SOC芯片EEYE用AHB总线控制器实现了存储单元的共享,节省了系统存储器的开销。结合AHB总线在EEYE芯片中的具体应用,提出了用总线控制器管理系统的门控时钟来降低芯片功耗的新思路,并用电路实现了此功能。AHB总线控制器采取自顶向下的设计方法,分为仲裁器,译码器,选择器,寄存器,门控时钟信号产生等模块。整个电路用硬件描述语言VERILOG完成逻辑设计,通过了MODELSIM逻辑验证,并且完成了DC综合。根据公司和业界IP设计规范和流程实现了AHB总线控制器的IP化。