从0.18um技术节点开始,半导体制造工艺中广泛采用了所谓“亚波长光刻”技术。在该种技术下生产的集成电路特征尺寸小于光源波长。亚波长光刻的使用,导致掩模图形和硅片表面实际印刷图形之间不再一致。版图图形转移过程中的失真,将会影响最后产品的性能参数,并降低集成电路的成品率。分辨率增强技术在亚波长光刻条件下的集成电路设计制造中已普遍采用,并能够部分解决集成电路的可制造性问题。但随着亚波长光刻技术进一步向极限迈进,有关集成电路的可制造性和成品率的新问题不断涌现,当前全世界集成电路工业界和学术界对此予以重点关注。 论文即针对这一类新问题开展研究,其内容为超深亚微米和纳米级集成电路可制造性设计和验证中的理论和应用,主要围绕亚波长光刻引致的可制造性问题展开。论文介绍了集成电路物理设计和光刻工艺的基本技术背景,介绍了经典的光刻模拟基本算法和投射成像软件的算法和实现。提出了一种适用于超深亚微米和纳米级集成电路实际生产的光刻模型建模和优化的基本框架,包括光学成像、光刻胶和蚀刻模型。根据该模型框架,提出了数种快速的光刻模拟算法,包括空间稀疏点和密集点快速成像的算法。以模型框架和模拟算法为基础,论文提出了一类OPC算法和工具语言框架,以及可制造性图形模式检查的方法和应用。论文还提出了一种用于亚100纳米标准单元可制造性设计的新流程,基于该设计流程完成了一组亚100纳米标准单元的设计和流片。