目前,随着硅基集成电路特征尺寸不断缩小,复杂SOC系统的工作频率和集成度不断提高,芯片功耗随着工作频率和晶体管数量增加而亟增,同时静态功耗随着阈值电压不断降低而呈指数上升,功耗带来的设计挑战逐渐突出。因此,SOC低功耗技术在芯片设计方面需要进一步研究,其中物理设计的完成质量直接影响着芯片的性能,需要对低功耗技术的物理设计及验证进行研究。本文通过CMOS电路的功耗来源分析,确定功耗影响因素,进一步分析物理设计中的关键低功耗技术,并应用于OPENRISC SOC项目芯片设计,基于TSMC 65nm CMOS工艺,目标工作频率300MHz,目标总功耗100mW,面积尽量最优化。首先,基于多阈值电压技术优化,初步综合并分析OPENRISC SOC设计的时序需求和功耗需求。设计频率可以达到300MHz目标工作频率,但设计功耗超过100mW目标功耗,需采用更有效的低功耗技术。为此,结合项目前端设计完成的应用程序对OPENRISC SOC中处理器和外设调度的运算需求分析,在物理设计阶段提出三种工作模式,各模式采用不同的电源管理策略。其次,采用统一电源格式(UPF)实现OPENRISC SOC低功耗策略,完成系统低功耗综合,生成包含低功耗策略相关逻辑的系统电路。完成OPENRISC SOC多电压域和电源门控低功耗物理设计及实现,时序分析满足目标工作频率。完成静态功能验证及低功耗逻辑等价性验证。最后,完成低功耗物理设计的电源网络完整性分析,完成系统功耗分析。本文的低功耗物理设计在复杂任务模式下总功耗为98mW,简单任务模式下总功耗为82.9mW,空置任务模式下总功耗为77.4mW,相对于传统物理设计的功耗138mW,分别降低了28.98%、39.92%和43.91%。因此,在满足目标工作频率的前提下,该低功耗策略及物理设计满足OPENRISC SOC芯片设计的目标功耗要求。