电源门控相关论文
阐述在PULPino SoC平台上进行超低功耗芯片的设计，采用电源门控、时钟门控、功耗管理模块的低功耗设计技术，在各个设计层次上进行功......
STT-RAM（Spin Transfer Torque RAM,自旋转移矩磁性随机存储器）在现代高性能计算机中的应用不断加深,除了在内存中作为DRAM的替代外,......
学位
随着移动设备的普及和计算机图形学的发展,图形处理器在各个领域中得到了广泛的应用,无论是商业办公还是普通的家用系统计算机,或......
随着物联网和可穿戴式设备等应用的兴起,功耗逐渐成为集成电路设计者必须考虑的重要因素。乘法器作为微处理器和数字信号处理器中......
综述了片上系统(So C)低功耗多电压设计方法的研究进展。介绍了低功耗多电压设计方法的研究背景和国内外的研究现状。重点探讨了低......
低功耗设计是近年来VLSI设计关注的主要问题之一。随着晶体管阈值电压的降低，静态功耗占据了越来越多的比例。电源门控技术(Power G......
随着半导体工艺向超深亚微米发展，以及手持移动设备逐步普及，功耗问题已经成为SoC芯片开发必须面对的难题。目前常用的功耗仿真软件......
便携式设备和可穿戴设备快速发展,使得人们对设备的续航时间越来越关注。落实到芯片设计,则是对低功耗的需求日益强烈。再加上先进......
SoC芯片的功耗由动态功耗、短路功耗和漏电功耗组成。随着工艺技术的进步，漏电功耗显著增加，到65nm工艺时，漏电功耗占芯片总功耗的50％......
多核多线程微处理器日益普及，其功耗问题也越发突出。传统的低功耗技术已经不能有效地降低功耗，需要从更多的方面、不同的层次对......
使用双阈值电压门限(VTH)的设计优化方法与流程可以在高度自动化的情况下达到功率和时序两方面的优异结果.这种双VTH方法对VDSM(极......
集成电路的设计是一个追求多设计目标(性能、面积和功耗等)的过程,低功耗已经和面积与性能一样,成为IC设计的重要指标之一.芯片的......
为减少片上系统（SoC）中访存模块的漏电功耗，在分析访存行为的基础上，提出了一种基于独占式访存调度的电源门控方法。该方法根据访存模......
对片上网络中降低功耗的技术进行研究,针对其使用电源门控技术后出现过多次数通电断电次数的缺点,提出时间集中的流量控制方法。利......
随着机顶盒系统芯片（SoC）的发展,GPU为高清视频和3D游戏等机顶盒新应用提供越来越强大的图形处理性能,但也带来了功耗和发热的问题。......
随着半导体制造工艺的不断进步,晶体管的特征尺寸持续减小,微处理器设计已经从以Intel 4004(10um,1971年)为代表的微米设计时代进......
物联网对传感节点SoC的功耗要求很高,很多应用场景不需要芯片所有模块都一直处于工作状态,甚至大部分时间内只有极个别模块需要工......
超标量处理器中的寄存器堆通常采用多端口结构以支持宽发射，这种结构对寄存器堆的速度、功耗和面积提出了很大的挑战。设计了一个64......
随着集成电路制造工艺节点的不断推进,片上集成度持续提高。当集成电路工艺制程进入到深亚微米节点后,一颗芯片上可集成上亿个门级......
集成电路设计进入深亚微米阶段后 ,静态功耗成为低功耗设计中的一个瓶颈 .电源门控法可以同时有效地降低动态功耗和静态功耗 ,是一......
近些年来,片上网络(Network-on-Chip,NoC)已成为多核系统中连接各种片上IP核的主流架构,譬如片上多核处理器和多核片上系统。与许......
随着集成电路设计技术的高速发展和集成电路制造工艺的不断进步,嵌入式产品性能要求不断提高,片上系统(SoC)芯片的设计复杂度越来......
数字IC的低功耗设计是一个系统问题,必须在设计的各个层次上综合应用不同的设计策略,才能在降低功耗的同时维持较高的系统性能。系......
目前,随着硅基集成电路特征尺寸不断缩小,复杂SOC系统的工作频率和集成度不断提高,芯片功耗随着工作频率和晶体管数量增加而亟增,......
在当前的集成电路设计中,利用电源门控技术来降低静态功耗已成为一种趋势。随着特征尺寸的不断缩小,集成电路的可靠性问题越来越严......
标准单元库作为数字电路设计的基础,其性能的改善对整体电路性能的提高有着十分重要的作用。在深亚微米工艺下,特别是在130nm以下......
近些年来,随着集成电路的特征尺寸的不断缩小,集成电路的集成度和速度不断提高,集成电路的功耗也变得越来越高。除了面积、时序之......
