IRIG-B格式码（简称B码）是国际标准的时间码。在我国标准化时统中，采用B码作为时统设备和用户设备的标准接口信号，用户端通过对B码进行解调来获得各种时间和频率信号。B码的解调精度，最终影响了时统设备的同步精度。本文紧紧围绕全数字IRIG-B码解调的实现，仔细研究了基于FPGA的IRIG-B（DC）码的解调方法，给出了解码的总体设计方案及解码流程，重点介绍了如何在同步时序中完成对秒同步信号的准确提取及对B码中携带的时间信息的获取，最终给出了FPGA实现结果。文中通过对比分析IRIG-B(AC)码的解调现状，给出了一种全新的B(AC)码解调方法，首次提出了采用全数字Costas环提取B(AC)中的过零点信息的思想，该方法克服了以往采用过零检测电路本身所存在的零点漂移和脉冲抖动等缺点。文中给出了全数字B(AC)码解调系统的总体设计方案及其FPGA实现结构。重点对全数字Costas环在B(AC)码解码中的应用进行了分析。并在环路参数取不同值的情况下，对环路进行了MATLAB仿真。结果表明，全数字Costas环的引入能够大大提高B(AC)码的解调精度，使其达到1μs甚至10-7s的精度，并给出了环路的FPGA实现结果。