便携式电子设备在二十一世纪已经被广泛应用,成为人们生活中必不可少的一部分。模拟信号作为便携式电子设备与现实世界温度、声音、图像交互的信息载体,需要由模数转换器转化为便于电子设备存储、传输和处理的数字信号。模数转换器需要满足便携式电子设备的对信号转换的高速中等精度要求,并且由于便携式电子设备的电池储能有限,对模数转换器也需要有功耗的考量。PipelinedSAR ADC能实现速度、精度、功耗间较好的折衷,它既继承了SAR ADC的中等精度和低功耗的特点,同时具有Pipelined ADC并行化工作的速度优势,还可以兼容时间交织技术来提升转换速率,实现高速、低功耗、中等分辨率的性能指标。本文基于传统的两步式Pipelined-SAR ADC,重点对第一级SAR ADC、级间余差放大器和栅压自举开关进行速度上的优化,致力于实现转换速率的提升以达到GS/s的高速ADC要求。针对Pipelined-SAR ADC由于第一级时钟周期较长而导致的速度受限问题,本文提出了一种部分时间交织结构,通过使第一级双通道的SAR ADC分别完成采样量化和余差放大过程,将放大相从第一级时钟周期中移除,提升了系统近百分之三十的速度;传统闭环增益放大器建立时间长,而传统的动态放大器建立时间短但精度不高,本文采用了一种Gm-R动态余差放大器,其Gm模块为DFVF单元,在200 ps的极短建立时间下线性度达到6.89 bit,满足第二级ADC的6 bit精度需求,提高了速度却几乎未对精度造成影响;针对传统栅压自举开关由于自举环节过多、开关管栅极寄生电容过大导致的自举速度慢,线性度不足等问题,通过增加一条通路,转移了部分寄生电容并减少了自举步骤,使得采样时间满足150 ps的采样需求且达到了11.91 bit的高线性度;采用了级内异步逻辑,减少了因为各周期量化时间不同导致同步逻辑下时间的浪费,提高了量化效率。此外,还设计了动态比较器、数字码整合电路等关键模块。本文基于TSMC 40 nm CMOS工艺,完成了电路设计及前仿真。前仿真结果表明,该ADC在采样频率为1.25 GHz时,满足奈奎斯特采样条件下,其SINAD达到52.08 d B,SFDR达到59.91 d B,ENOB为8.36 bit,功耗为4.086 m W。在完成电路设计和前仿真后,进行版图设计并提取寄生参数进行后仿真。后仿真结果表明,其SINAD达到49.18 d B,SFDR达到58.65 d B,ENOB为7.88 bit,功耗为4.512 m W,与前仿真差距较小,符合设计要求。