随着电子技术的发展，人们对电子系统的需求不断提高，具备更多灵活性、多样性和可移植性的开放式系统备受青睐。单一的基于DSP(Digital SignalProcessor，数字信号处理器)、ASIC(Application Specific Integrated Circuit，专用集成电路)或FPGA(Filed Programmable Logic Array，现场可编程逻辑阵列)的系统，由于各自芯片本身的局限性，难以完全满足用户的需要。为此，以进一步提高系统的通用性、简化设计为目的，按照一定原则与算法对软硬件功能进行分析及合理分配，实现系统柔性重构这一重要的设计思想，受到人们的极大关注。在诸多的可重构实现手段中，基于FPGA的可重构技术受到热烈关注并得到快速发展。对于FPGA可重构技术，目前的研究多集中在动态可重构方面，主要针对速度、实时性要求较高的场合，在适合静态重构的中低端市场并没有广泛的应用。基于静态可重构的可重构系统，可以大量的节省资源，提高资源利用率。本文在对可重构技术进行研究的基础上，采用“CPLD+FLASH”的结构形式实现对FPGA的可重构的配置，搭建基于FPGA的静态可重构系统平台。本文设计的静态可重构系统平台可以完成7套配置文件的存储，并可通过按键对其进行快速选择，本平台采用上电自动配置和手动配置相结合的方式实现对系统的灵活配置。本论文在确定整体方案的前提下，对主要控制器件进行了选择，使用DXP2004软件完成了系统硬件电路的设计，最主要的部分是运用Verilog HDL硬件描述语言对系统的控制部分进行功能模块程序的编写，并应用Quartus II9.0软件对控制程序中的各功能模块进行了仿真，最后，对可重构系统进行了功能验证，结果达到了设计的预期。