目前SoC前端验证主要包括以下几个方面:对需求规格的分析,制定验证策略,IP的功能验证,整体的集成仿真,系统级仿真,后仿真、FPGA仿真。在前端流程结束后进入后端的开发,直至流片。本文介绍的是针对Verilog搭建的RTL设计做为被测试目标,基于SystemVerilog语言与SYNOPSYS公司的VCS仿真工具完成模块级的验证新方法。该方法应用于IP的功能验证阶段,融合了随机测试,功能覆盖率收集,断言验证等验证手段来保证该阶段验证的全面性、正确性。相对于传统方法,该验证方法可以有效减少测试用例的数量,提高验证环境的重用性。同时该方法也是一种基于功能覆盖率的验证,量化功能覆盖率的引入,也使得在验证中减少了验证人员主观评估验证进度的状况。为了更为具体介绍如何在IP功能验证中实现新的验证方法,本文将以来源于www.opencores.org网站下载的的SPI Master core的源设计代码为DUT,各种仿真的试验结果将会被直观的给出,并且对仿真中的Debug过程进行详细的说明。对最后的仿真结果进行评估,以确认这种基于SystemVerilog语言的新的验证方法优越性和可行性。