论文部分内容阅读
欧洲电信标准化协会(ETSI)于2014年正式发布了欧洲数字电视卫星广播第二代标准的扩展标准(Digital Video Broadcasting Satellite-2nd Generation Extension,DVB-S2X)。DVB-S2X比DVB-S2(Digital Video Broadcasting Satellite-2nd Generation)有着更高的频谱效率、更大的接入速率并能够提供更加丰富的服务。因为DVB-S2中BCH(Bose Chaudhuri Hocquenghem)+LDPC(Low Density Parity Check)级联码性能优越,DVB-S2X依旧采用了该前向纠错方案,但增加了更多的编码调制方式,在编码方面不仅增加了32400的码长,还增加了许多新的码率。DVB-S2X在兼容DVB-S2中21种码率的基础上又增加了31种新的BCH码率,提高灵活性的同时也增加了编译码器的实现复杂度。考虑到多模芯片的发展趋势,本文设计了一种兼容DVB-T2/C2/S2/S2X标准的可配置BCH编码器与译码器,主要工作包括:首先,论文介绍了BCH码的理论基础以及BCH码的编译码原理,然后着重分析了BCH译码算法,包括硬判决译码算法和软判决译码算法。硬判决译码算法主要研究了基于BM(Berlekamp-Massey)迭代的译码算法以及其改进的迭代译码算法;软判决译码算法主要研究了Chase译码算法和一种基于最不可靠位置(Least Reliability Position,LRP)的软判决译码算法,并在这两种译码算法的基础上提出了一种改进的软判决译码算法,改进的算法在译码性能和实现复杂度取得折中,可以在只增加一个错误位置估计模块的基础上使译码性能比硬判决译码增加0.2~0.4dB的编码增益。其次,就我们所知,首次设计了一种可配置的BCH编码器和译码器,设计兼容DVB-T2/C2/S2/S2X多标准中全部BCH码率,并具有以下特点:(1)设计可配置串行BCH编码器,支持上述多标准中全部BCH码率,最高综合时钟可达497.07MHz;(2)设计BCH译码器基本运算电路——有限域乘法器,将通用乘法器分两步进行,加快了处理速度,并将不同有限域上的乘法器进行重构,节约了硬件资源;(3)采用流水方式实现,三个主要的计算模块伴随式计算、求解关键方程和钱搜索之间采用流水的方式进行传递;(4)伴随式计算模块和Chien搜索模块分别设计了串行和并行处理,并对并行伴随式计算进行优化,使得8倍并行计算的硬件资源只是串行计算的两倍;(5)求解关键方程模块采用SiBM迭代算法,并将每次迭代过程中的三个乘法运算分步进行,复用乘法器,使乘法器个数降到原来的1/3,节约了硬件资源;(6)所设计译码器最高综合时钟达328.715MHz,采用可配置设计,支持全部码率。最后,基于VHDL语言对BCH编译码器进行了FPGA硬件实现,使用Modelsim、ISE软件完成了代码仿真与综合,并在Xilinx Virtex-7 XC7VX485T FPGA芯片上进行下载测试,测试结果表明BCH码能够有效降低LDPC码的错误平层,使误比特率有效下降到1010-以下,达到级联码的纠错效果,且设计的BCH编译码器可以完全支持DVB-T2、DVB-C2、DVB-S2、DVB-S2X标准。