随着集成电路设计方法和制造技术的不断提高,芯片的规模越来越大,复杂度也越来越高,导致集成电路验证、测试的难度和成本日益提高。基于片上网络的系统芯片已成为复杂芯片设计的趋势,在片上网络中二维Mesh是使用最广泛的拓扑结构。本课题以二维Mesh的路由单元为基础,研究片上网络的验证与互连结构的测试。论文首先讨论了集成电路验证、测试的常用技术方法和VMM验证方法学,详细介绍了SystemVerilog语言和VMM的验证平台架构。然后设计并实现了片上网络验证平台,根据路由单元分析验证任务,确定功能覆盖点,通过VCS仿真达到100%的功能覆盖率,从而证明路由单元功能的正确性。接着利用该验证平台对片上网络进行性能评估,通过仿真获得了Mesh和Torus拓扑结构在不同网络流量空间分布下,平均网络延时和网络吞吐量随注入率的变化情况。论文进一步总结了片上网络的测试难点和基本的测试策略,提出了一种基于2D-Mesh拓扑的测试结构,在此基础上给出了互连线测试策略,设计了测试路由算法,从而可以利用片上网络架构对路由单元和资源节点进行并行测试。最后,在测试代价、测试时间和综合面积等方面进行了测试评估,结果证明缩短测试数据包的传输路径可以降低测试功耗,而并行测试可以大幅缩短测试时间。本文的验证平台为路由单元的功能验证和网络的性能分析提供了便利,而复用片上网络作为测试存取机构,最大限度的减少了因测试带来的硬件开销。