论文部分内容阅读
数字存储示波器是现代示波器发展的方向之一,市场潜力巨大。目前通用的数字存储示波器多采用DSP、内嵌微处理器型FPGA或DSP+FPGA结构。虽然DSP数据处理能力强大,运行速度较高,FPGA灵活性强,可充分进行设计开发和验证,便于系统升级。但是,DSP和内嵌微处理器型FPGA一般价格较高,不适合在低成本的嵌入式数字存储示波器开发中使用。本课题研究的嵌入式数字存储示波器是一种低成本、功能相对较少、可作为一个模块使用的嵌入式智能终端。在参考几种数字存储示波器硬件设计,对比分析优缺点的基础上,本文提出了一种硬件上采用ARM+FIFO结构,软件上采用实时操作系统uC/OS-II的嵌入式数字存储示波器的设计方法。充分利用ARM9微处理器的高速处理能力,以及FIFO在读写控制逻辑、高速数据交换方面的优势,实现四通道数据同步;利用uC/OS-II操作系统在ARM9微处理器上的移植实现多任务运行及实时处理。研究的主要内容包括:系统硬件设计;uC/OS-II操作系统的移植与测试;基于uC/OS-II的多任务软件设计;驱动程序、启动代码设计及系统测试。实现的功能及性能指标:模拟输入0~+4V;4通道同步输入及显示;实时电压波形最高20MSPS的采样及存储;采样最小信号周期10us,脉宽10us,最大信号周期15ms;周期、脉宽、电压幅值(满量程)误差0.5%以内;鼠标图形菜单操作取代控制面板操作;分辨率640×480液晶屏显示;32个可编程输入输出口(16路输入,16路输出)。本文从硬件和软件两个方面研究了系统各主要功能模块的工作原理以及实现方法,重点分析了前端数据采集系统及相关部分的软硬件设计,并研究了驱动程序和启动代码的设计。最后对比预定设计目标对硬件平台各技术指标进行了测试分析。研究开发的基于ARM嵌入式技术的数字存储示波器业已完成并通过了验收测试。测试表明该嵌入式数字存储示波器能够实现预定功能,性能指标:模数转换最高20MSPS;周期、脉宽、电压幅值(满量程)的误差均在0.5%以内;4通道可同步输入并且波形显示正常;32个可编程输入输出口工作稳定可靠;鼠标图形菜单工作正常,操作简单方便;液晶显示屏提供了良好的人机交互界面。本系统具有较高的性能价格比和良好的实用价值,既可作为一般的数字存储示波器,亦可作为一个智能模块在嵌入式系统中使用。