论文部分内容阅读
NAND闪存是一种被广泛应用于存储领域的非易失性存储介质。随着闪存单位尺寸的减小和每单元存储的数据位增多,闪存存储密度越来越高,这不可避免地带来了闪存可靠性和寿命的降低。为了保证闪存可靠性,提出采用前期主动预防和后期高效修正相结合的方法,从数据写入闪存前的错误预防和数据读出时的错误纠正两个方面入手研究降低闪存误码率。
编程干扰和保留错误被公认为是NAND闪存中最主要的两种错误类型,且与闪存状态密切相关,阈值电压越低的状态越不容易引起这两种错误。现有工作通过增加阈值电压最低的擦除状态的比例来降低闪存的原始误码率。然而它们仅仅关注到闪存的一个状态,且没有考虑到这两种错误之间的部分抵消。基于闪存的错误特征,从主动预防的角度出发,提出了一种对数据进行预处理的单元状态重映射(CellStateRemapping,简称CeSR)方案,在数据写入闪存前对其进行特定的翻转来实现最不容易出错的数据模式,通过减小数据出错的概率来降低闪存的原始误码率。实验结果表明,与目前最好的进行数据预处理的工作相比,在降低原始误码率上,CeSR对冷热数据分别最多提升了85.13%和20.50%的性能。
随着闪存误码率的增加,低密度奇偶校验码(LowDensityParityCheckCode,LDPC码)被应用于闪存纠错。然而,LDPC码复杂的译码迭代过程会带来不可忽略的译码延迟,且闪存原始误码率较高时LDPC码译码成功率会受到影响。从高效修正的角度出发,提出了一种错误感知的LDPC码辅助译码方案,将闪存错误特征和数据模式作为额外信息加入LDPC码译码过程中来辅助译码,提高LDPC码的译码成功率,减少译码迭代次数从而降低译码延迟。辅助译码方案既可以与CeSR方案级联使用来进一步保证闪存可靠性,也可以独立使用。实验结果表明,与CeSR方案级联使用时,相比传统的LDPC码译码方案,LDPC码辅助译码方案最多可以将译码成功率提高97%,译码迭代次数减少73.88%。
编程干扰和保留错误被公认为是NAND闪存中最主要的两种错误类型,且与闪存状态密切相关,阈值电压越低的状态越不容易引起这两种错误。现有工作通过增加阈值电压最低的擦除状态的比例来降低闪存的原始误码率。然而它们仅仅关注到闪存的一个状态,且没有考虑到这两种错误之间的部分抵消。基于闪存的错误特征,从主动预防的角度出发,提出了一种对数据进行预处理的单元状态重映射(CellStateRemapping,简称CeSR)方案,在数据写入闪存前对其进行特定的翻转来实现最不容易出错的数据模式,通过减小数据出错的概率来降低闪存的原始误码率。实验结果表明,与目前最好的进行数据预处理的工作相比,在降低原始误码率上,CeSR对冷热数据分别最多提升了85.13%和20.50%的性能。
随着闪存误码率的增加,低密度奇偶校验码(LowDensityParityCheckCode,LDPC码)被应用于闪存纠错。然而,LDPC码复杂的译码迭代过程会带来不可忽略的译码延迟,且闪存原始误码率较高时LDPC码译码成功率会受到影响。从高效修正的角度出发,提出了一种错误感知的LDPC码辅助译码方案,将闪存错误特征和数据模式作为额外信息加入LDPC码译码过程中来辅助译码,提高LDPC码的译码成功率,减少译码迭代次数从而降低译码延迟。辅助译码方案既可以与CeSR方案级联使用来进一步保证闪存可靠性,也可以独立使用。实验结果表明,与CeSR方案级联使用时,相比传统的LDPC码译码方案,LDPC码辅助译码方案最多可以将译码成功率提高97%,译码迭代次数减少73.88%。