论文部分内容阅读
因具有易集成、频率响应快等优点,功率LDMOS器件被广泛地应用在功率集成电路中。低功耗是功率器件发展的方向,而LDMOS器件的耐压(BV)和比导通电阻Ron,sp分别决定着器件的关断损耗和导通损耗,因此高耐压和低比导通电阻成为功率LDMOS器件设计的重要目标。然而,在高压领域中,比导通电阻和耐压之间存在剧烈的矛盾关系,这就是业内所说的“硅极限”问题。本文围绕着“硅极限”问题,结合横向器件常用的几种终端技术(RESURF技术、场板技术和REBULF技术),提出并研究了两种新型终端P沟道LDMOS器件,并根据器件结构设计了可行的工艺方案和版图。一、提出一种结型场板REBULF pLDMOS器件(JFP-REBULF pLDMOS),根据合作单位的工艺平台设计了器件的工艺流程,并设计了器件的版图。首先,漂移区表面氧化层上方的结型场板能够显著地改善器件漂移区表面的电场分布,提高击穿电压,同时场板内的杂质和漂移区相互耗尽可以提高漂移区的掺杂浓度使器件比导通电阻下降,而且由于结型场板上存在反偏的P+N结,场板内的泄漏电流很小;其次,N-body区下方的N埋层具有RESURF作用,可以降低主结附近电场并进一步提高漂移区浓度;第三,衬底中的P浮空层具有REBULF作用,在纵向上引入了两个反偏P+N结,同时改善了漏端下方的纵向电场和源端附近的横向电场,提高器件的击穿电压。结合工艺和器件联合仿真,优化了器件的结构参数和工艺参数。仿真结果表明,JFP-REBULF p LDMOS的击穿电压为752V,比导通电阻为312mΩ·cm2。最后根据仿真结果设计了器件的版图,目前正在流片。二、提出了一种积累型延伸栅场板SOI p LDMOS器件(AEG SOI p LDMOS)。该器件最明显的特征是在漂移区氧化层上方具有延伸栅场板结构,延伸栅场板的两端分别与栅漏电极相连。在导通状态,延伸栅场板上的电位使漂移区表面形成浓度很高的空穴积累层,大幅降低器件的比导通电阻;在反向状态下,延伸栅场板能调节漂移区电场分布从而提高击穿电压。仿真结果表明,在20μm的元胞尺寸下,AEG SOI pLDMOS的击穿电压为318V,比导通电阻为11.8 mΩ·cm2,相比同尺寸下的常规SOI pLDMOS器件,耐压提高了40.5%,比导通电阻下降了74.6%。最后根据器件结构特点设计了可行的工艺方案。