人们对微处理器性能的追求永无止尽。目前工艺技术的飞速发展，为设计提供了广阔的空间，如何有效利用这上亿个晶体管，开发更快、更高效的微处理器，是当前计算机体系结构设计研究面临的极为重要的课题之一。 获得高度的并行性，仍然是开发高性能计算机系统的基本途径，而可以获得的并行效率，也越来越与程序的内在特性相关联。根据不同应用的特点，程序中的并行可以分为不同的级别。指令级并行(Instruction Level Parallelism，ILP)作为其中粒度最小的并行，是不同级别并行实现的基础。ILP可以通过软件或硬件技术开发，面向ILP开发的体系结构只有合理划分软硬件在ILP开发过程中承担的工作，并且软、硬件紧密配合，才能取得理想的性能和复杂度。动态VLIW(Very Long Instruction Word，超长指令字)结构兼具软硬件ILP开发技术的优点，是具有良好性能潜力和发展前景的计算机体系结构技术方向之一。 本文在深入分析开发ILP的软硬件技术优缺点的基础上，以降低硬件设计的复杂度为目标，划分了它们在动态VLIW结构中承担的ILP开发工作，明确了需要解决的关键技术。本文针对这些关键技术展开了深入研究，主要取得了以下一些研究成果： 1．提出了一种VLIW动态指令调度模型DLV(Deterministic Latency Schedule for VLIW)。DLV模型以硬件机制了解每条指令的准确延迟这一事实为依据动态调度指令流出，使用再定序缓冲实现精确异常处理，并保证乱序执行和前瞻执行的正确。DLV模型能够大大降低指令流出机制的硬件复杂度，并有效解决VLIW结构的目标代码兼容问题。 2．高质量的访存优化技术能够缓解日益严重的处理器／存储器性能差距，提高微处理器系统的性能。本文分别研究了指令访问和数据访问技术，提出了基于控制流的混合指令预取方法，并探讨了在动态VLIW结构中实现Load前瞻所需的体系结构和编译支持。 3．谓词的引入给传统编译优化技术带来了新的问题，如果不能准确分析谓词关系，编译优化只能获得保守的结果。本文提出了一个基于路径信息的谓词分析技术，能够避免现有技术中重构控制流信息这一复杂过程，高效精确地分析谓词之间的关系。 4．扩大基本块体积是编译技术开发更多ILP的必由之路，但是其实现复杂度也非常高。在谓词执行体系结构的支持下，本文将HyperBlock结构从单入口扩展为多入口，并提出了相应的优化技术。国防科学技术大学研究生院学位论文 5.计算机体系结构的新理论、新方法的正确性和有效性验证，是体系结构技术的重要组成部分。本文以MIPS R2O00为基础，设计了一个原型验证系统，以检验上述技术的正确性和有效性。该系统实现了DLV模型以及其它编译技术所需的体系结构支持。 以上研究成果都以降低硬件设计的复杂度为前提，充分发挥各种技术自身的长处，并互相弥补其它技术的不足。实际测试结果表明，以上基于动态VLIW结构的研究成果，能够在保持较低硬件复杂度的基础上，开发并获得更多的ILP，提高处理器的并行性。关键词:动态VLIW体系结构，动态调度，指令预取，Load前瞻，谓词执行，扩展超块第11页