高清晰度电视是在模拟电视的基础上，为了达到高分辨率的图象质量性能而发展起来的，HDTV视频解码器是高清晰度电视接收机芯片的一个关键部分。 视频集成解码芯片的设计研究涉及到高速视频压缩/解压缩和超大规模集成电路设计两个方面的技术。经过几十年的积累，视频编解码理论已经非常成熟，但是对于高速视频解码器的实现还没有非常好的设计实现方案；另一方面，随着VLSI工艺技术的发展，器件特征尺寸越来越小，芯片规模越来越大，数百万门级的电路可以集成在一个芯片上，为系统集成开辟了广阔的工艺技术途径。 本文以视频编解码、集成电路设计理论为基础，对高速视频解码器的设计、仿真，综合、验证及测试方法进行了较为深入的研究。 视频处理系统包含两种体系结构：可编程结构和专用结构。本文对两种结构的优缺点作了对比和分析，然后结合两者的优点，采用混合的结构实现高清晰度电视视频解码器设计，并以VLD和IDCT模块为例介绍如何针对算法的不同特点进行相应子模块的设计。 随着系统规模的扩大从而使得仿真的难度加大，仿真验证在设计中所占用的比例越来越大，在VLSI系统设计中，仿真验证过程通常要占用整个设计周期的60％以上，已经成为系统设计中的瓶颈。本文对仿真的算法和过程进行了阐述，以混合仿真和等价性验证为基础，提出了加快仿真和验证速度的措施。 在芯片生产进入深亚微米技术阶段后，传统的逻辑层与物理层分开设计的综合策略逐渐暴露出来了缺陷和不足，本文在对其进行详细分析的基础上，提出了使用精确的线负载模型以同步逻辑层与物理层的设计的新的综合流程，减少了设计中的迭代次数。 作者总结在设计、仿真、综合以及测试生成过程中的经验与教训，认识到不仅要编写满足功能上的需要的代码，而且要编写仿真速度快、错误定位方便、综合效果好、测试覆盖率高的代码，提出了面向仿真、面向综合、面向测试的代码风格和规则。