在数字电视整体平移的过程中,为了解决模拟电视插播技术无法适应当前的数字电视网络的情况,应用于数字电视传输流的插播技术就成为了近年来数字电视发展中提出的一个新问题。鉴于以上背景,与其他基于软件合成的技术方案不同,我们提出了基于FPGA的数字电视插播技术的研究。通过FPGA设计,系统可以在硬件平台上解决软件合成的稳定性问题,同时功耗也比软件合成方式低。本文的主要工作内容是:根据数字电视传输流的特点,提出了数字电视传输流插播技术的总体方案,并在研究过程中解决了方案涉及的几个问题:异常码流的检测及处理、传输流的数据复用、传输流的码率控制、传输流PCR异常的校正。以上部分都用Verilog语言在FPGA中实现,本文给出了模块说明,流程图及关键代码,以及通过FPGA硬件平台处理以后的校正前后效果对比。本文的主要成果是:其一,针对传输流的实际情况,分析出现异常的原因,提出了针对解码和复用两部分的一些解决办法并加以实现,保证出现异常能够自动检测及复位,不会导致系统崩溃。其二,针对复用中出现PCR间隔错误的问题,提出了运用相关传输流码率统计结果对复用数据调度方式动态调整的方法,该方法有效地解决了系统复用中出现的PCR间隔问题。