H．264／AVC是ITU-T Video Coding Experts Group(VCEG)与ISO／IEC MovingPicture Experts Group(MPEG)共同组成的Joint Video Team(JVT)所制定的最新一代视频编码国际标准，也被称为MPEG-4 PART10。H．264标准支持从低带宽，高误码率的无线移动视频到高带宽，低误码率的有线视频广播等多种应用。因此，日益受到业界的关注，为了实现更高的编码效率，H．264／AVC采用了很多新的编码技术，如多参考帧预测，多尺寸编码块模式，1／4像素精度运动矢量，整数变换量化，基于内容的熵编码，新型帧内预测，去块效应滤波等。H．264具有优异的压缩性能和良好的网络亲和性，同时运算复杂度相对于MPEG2也提高了2～3倍，因此对其实现提出了巨大的挑战。当前的技术实力下，基于通用DSP或者CPU的软件解决方案在实现高清晰度电视幅面的解码时显得能力不足。本文提出了一种基于SoC的解决方案，结合软硬件各自的优点，避其不足，试图解决H．264／AVC在高清幅面下的实时解码。本文首先从H．264／AVC标准所采用的新技术开始介绍，然后对解码芯片整体架构给予了充分说明，最后重点描述了熵解码部分(CAVLC)和DPB(decodedDicture buffer)部分的硬件实现，给出了一种在宏块级别上优化的CAVLC硬件实现方式和根据宏块划分来储存解码后运动矢量的方法，前者可以在宏块级别上自动，高效的完成熵解码过程，而后者则可以极大的减少储存大量运动矢量的空间，使得整个硬件解码芯片高效的工作。整个设计经过仿真和FPGA验证，达到了较高的设计水平，经由ASIC实现，完全可以满足对高清幅面的实时解码要求。