静态时序分析相关论文
随着集成电路规模越来越大， 设计变得越来越复杂. 为了有效地提升设计生产率， 芯片敏捷设计受到越来越广泛的重视. 在芯片RTL-to-GDS......
静态时序分析是目前通用的芯片时序验证的重要方法，其依赖于时序模型和时序约束。时序约束是检验设计电路时序的准则，好的时序约束可......
在超大规模芯片设计中,时序收敛是保证设计能够在各种环境下正常运行的必要条件。所以在集成电路后端设计中,需要在各个设计阶段多......
在先进工艺节点（7 nm,5 nm及以下）下，电路老化已经成为制约芯片性能和可靠性的“卡脖子”难题。老化效应将导致器件延时增大，进而产生......
在当前的集成电路产业发展中,得益于半导体制造工艺随着摩尔定律的不断发展,集成电路的制程从28nm向7nm甚至5nm和3nm不断推进。集......
随着集成电路的高速发展,芯片集成度不断提高,工艺尺寸越来越小,金属互连线的寄生效应带来的串扰和电压降等信号完整性问题成为电......
随着电路工艺的不断提高和对电路性能要求加强,大规模集成电路的设计也从传统的二维(面积+时延)设计走到了三维(面积+时延+功耗).......
在芯片的设计过程中,静态时序分析(Static Timing Analysis,STA)无疑是整个设计中最重要的一环.如今纳米级工艺下的芯片设计往往属......
静态时序分析是FPGA应用开发中非常重要的功能,它能验证用户设计在时序上的正确性。静态时序分析软件所需输入的时序参数直接影响......
热导式气压传感器广泛应用于航天、化工、半导体加工、食品加工、电子封装以及科学研究等诸多领域。随着微机电系统(MEMS)和集成电......
红外图像小目标检测多级滤波算法通过改变基本滤波模板级数,获得不同带宽的滤波模板,达到同时检测大小不同小目标的能力。本文在详......
在现代超大规模集成电路中,每个芯片中都包含上百万个晶体管和互连线,其中任何缺陷都可能导致整个芯片设计失败.在后端物理设计中,......
提高计算机的整体性能一直是人们追求的目标.在计算机系统中,CPU是计算核心,芯片组则是数据通路的核心.芯片组控制着CPU和大部分设......
传统的静态时序分析会将电压的不一致性作为减弱参数形式,以一定的余量帮助使用者覆盖大部分真实芯片中的情况。但是随着芯片越来......
随着集成电路的工艺特征尺寸进入了深纳米阶段,芯片规模不断增大,后端设计也越来越复杂。逐渐增加的串扰和多模式多端角加大了时序......
随着CMOS集成电路按比例缩小,集成电路设计在CMOS时代的后期面临不断增加的可变性和可靠性问题的挑战。即使在容错应用中,由晶体管......
同步动态随机存储器(SDRAM)所有的信号都与工作时钟信号同步，信号与时钟之间的建立、保持时间关系必须得到满足，否则将导致数据错误......
在研制人员对大系统软件进行联试时，经常会发现一些较为隐蔽的诸如时序不匹配这样的深层次问题，而不得不对分系统软件进行多次更改，这......
静态时序分析方法不依赖于激励,且可以穷尽所有路径,运行速度很快,占用内存很少,克服了动态时序验证的缺陷.探讨了时序路径、路径......
本文从仿真和流片两个方面对标准单元库的验证方法进行了研究.在仿真方面,提出了采用静态时序分析工具和SPICE仿真工具对单元的估......
半导体工艺水平的飞速提高使当今集成电路的发展进入到深亚微米时代，随着集成电路的设计规模越来越大、复杂度越来越高，而产品上市的......
深亚微米工艺使得裸片(die)面积减小、芯片频率提高和成本降低，但是与此同时芯片的复杂度成指数增加，在芯片设计过程中复用多个高性......
随着集成电路产业进入深亚微米阶段，晶体管特征尺寸不断缩小，片内偏差(On-Chip Variation，OCV)现象变的越发明显，已经严重影响芯片的性......
随着集成电路特征尺寸的不断缩小，深亚微米、超深亚微米时代已经到来。在芯片功能日趋强大的同时信号完整性问题也已成为当前深亚微......
现代工艺所提供的巨大集成能力，使得片上系统(SoC)的设计，从过去的尖端技术发展成为当今的一种主流技术，在这些SoC中一般集成一个或几......
集成电路后端设计技术是集成电路设计中的关键技术，它将前端设计的门级网表转换为具体的版图，是芯片设计与制造的桥梁。集成电路后端......
随着数码技术、半导体制造技术以及网络的迅速发展,将视讯、影音、通讯集合于一身的数码产品倍受热捧,其发展速度可以用日新月异来......
集成电路的飞速发展为科技领域带来了革命性的促进作用，大到航天飞机太空卫星，小到电脑手机中的处理器都离不开集成电路的支持。对于......
随着工艺线宽的减小,时序问题开始主导集成电路设计.为了解决全芯片的互连延时,需要全芯片分析和优化.PrimeTime是Synopsys公司全......
随着特征尺寸进入纳米尺度,相邻连线之间的电容耦合对电路时序的影响越来越大,并可能使得电路在运行时失效.准确和快速地估计电路......
【摘要】当代数字IC设计的规模和复杂性的不断地在增加，验证工作也越来越困难，特别是静态时序的分析在此背景下变得尤为重要，目前業界......
讨论了静态时序分析算法及其在IC设计中的应用.首先,文章讨论了静态时序分析中的伪路径问题以及路径敏化算法,分析了影响逻辑门和......
随着特征尺寸进入纳米尺度,相邻连线之间的电容耦合对电路时序的影响越来越大,并可能使得电路在运行时失效.准确和快速地估计电路......
在超大规模集成电路设计中,时序分析的精度和完备性决定了芯片是否能达到预期的性能。门级静态时序分析技术凭借容量和速度的优势,......
本文在简要介绍寄生参数提取工具Star—RCXT和静态时序分析工具PrimeTime的基础上，对已通过物理验证工具CalibreDRC和LVS的FFT处理......
为了满足基于小波变换的高速信号实时处理的需求,在FPGA上实现更高速的5/3小波变换。采用静态时序分析的方法分析了当前5/3小波变......
从电路的静态功耗出发,提出了一种基于双阈值电压分配算法来优化电路静态功耗的方法。在不影响电路时序性能的基础上,该算法能有效......
本文基于Synopsys公司的静态时序分析软件PrimeTime（PT），介绍了ASIC设计验证的静态时序分析（STA）堃法。文中首先介绍了STA的基本原理，PT......
在集成电路设计技术已进入第四代的今天，一个电子系统或分系统可以完全集成在一个芯片之上，即系统芯片(SOC)集成。随着设计规模增大......
多周期路径是将复杂电路运算拆分在多个时钟周期完成,从而提高电路总体运行频率的一种设计方法,是数字电路中广泛使用的一种设计手......
提出了一种双阈值电压的动态门限静态功耗优化算法。该算法通过直接统计电路门级节点的松弛裕度，利用静态时序分析其最大松弛裕度及......
数值数据处理器(NDP)芯片已问世多年,但对类xx87系列的研究仍在持续,由于xx87系列的技术难度以及国外技术封锁等原因,国内相应的对......
本文利用PrimeTime对超大规模集成电路（VLSI）的静态时序进行验证,主要是对工艺库和环境的设置、定义延时信息、定义时钟属性、定义时......
集成电路设计进入深亚微米阶段后 ,静态功耗不容忽视 提出一种基于双阈值电压的静态功耗优化算法 ,利用ISCAS85和ISCAS89电路集的......
本文阐述了HDL设计中后端时序分析的一些概念,重点介绍了使用MAXPLUSII的静态时序分析工具TIMING ANALYZER对设计进行仿真分析的方......
为简化和加速复杂IC的开发，Cadence设计系统公司不久前推出Tempus时序签收解决方案。这是一款新的静态时序分析与收敛工具，旨在帮助......
