近年来，消费类电子产业发展迅速，第三代移动通信，多媒体播放器，数字电视等新技术和新应用逐步从实验室走向寻常百姓家。在这样的背景下，新的传输技术需要新的信源压缩方式。目前，随着市场对技术的驱动，MP3标准已经不能适应消费者不断提高的欣赏要求，消费类电子产品中将越来越多的采用基于MPEG4技术的AAC音频压缩标准。本文从系统设计的角度出发，围绕MPEG4_AAC的相关标准，提出了一种基于ARM926EJ-S处理器的低功耗高效率MPEG4_AAC解码软件系统，并设计了相应的硬件实现平台。 本文首先对MPEG4 AAC的概况做了介绍。接着详细论述了MPEG4 AAC的编解码过程和关键技术。在第三章分析了ARM926EJ-S处理器的相关特点，重点研究了ARM926EJ-S的存储系统结构，综合考虑了软件编程实现和硬件结构的特点，总结出基于ARM926EJ-S的SoC实现低功耗的策略。第四章讨论了MPEG4_AAC解码器设计流程，分析了AAC的文件存储格式，重点论述了算法和数据流的优化方法。随后的软件仿真分析显示，这些优化能够极大减少指令周期数并能提高Cache的利用率。 在本文最后一章用FPGA实现了12S数字音频接口，通过基带处理器和音频CODEC，可以构成一个完整的硬件测试平台。经过充分的测试表明，运行于ARM926EJ-S处理器上的软件系统在常见采样率和码率条件下能够完成MPEG4_AAC LC类型的实时解码回放功能，并能提供较好的功效比。该硬件平台的实现思路为基带处理器音频子系统ASIC设计提供了良好的借鉴，而基于该解码器的软件API可以容易的部署在基带处理器上实现高质量音频回放。