高清数字视频展台是通过CCD/CMOS摄像机以光电转换技术为基础,将实物、文稿、图片、过程等信息转换为图像信号输出,在投影机、监视器等显示设备上展示出来的一种演示设备,广泛的应用于教学、列举罪证、各种会议和军事、医学等领域。同时随着集成电路设计方法学的发展,ASIC芯片设计水平得到显著地提高,ASIC设计进入了以超深亚微米工艺为支撑的SoC时代,小型化、高性能、高可靠性、便携性和低成本成为未来电子系统及整机的发展趋势。本文正是基于上述情况,以高清数字视频展台芯片为研究对象,在逻辑设计功能实现情况下,对高清数字视频展台进行ASIC的途径和方法设计作了探索性研究。本文的主要内容和成果为：1.通过对高清数字视频展台架构的研究,完成视频输入模块设计、IR滤波模块、存储模块、输出模块的逻辑设计,并在LINUX系统下采用NOVAS Software公司的DEBUSSY仿真软件,对各个模块和整体的RTL代码分别进行功能仿真与验证,确保了整个设计功能的正确性。2.完成系统的FPGA验证,其验证结果为ASIC设计提供参考,更好地提高芯片投片成功率,其中ASIC设计包括：逻辑综合(Design Compiler)、形式验证(LEC)、布局布线(SOC Encounter)以及静态时序分析(Prime Time)。3.结合GSMC的0.18μm工艺及Cadence公司的SoC Encounter自动布局布线,完成了一款120多万门芯片的后端设计。芯片的主要指标：(1)核心电压：1.8V；(2)I/O电压：3.3V；(3)平均功耗：6.95×102mW；(4)平均输出电流：12mA；(5)芯片面积：4.8mm×4.8mm;(6)引脚数目：160个(包括测试引脚)