论文部分内容阅读
为了更好地满足未来“超大容量”、“万物互联”的应用场景,第五代移动通信技术(The 5th Generation Mobile Communication Technology,5G)成为当下移动通信的主流趋势。目前诸多企业例如:华为、爱立信、三星都已步入了5G系统商用部署的相关测试阶段。随着大规模天线、先进编码调制、超密集组网以及高频段无线传输等一系列5G新技术的提出,相关技术难题亟待解决。本文基于国家科技重大专项“增强移动宽带5G终端模拟器”项目,按照5G协议标准,针对5G系统下行接收端信道估计与信号检测部分,进行了相关算法研究与仿真,并采用现场可编辑门阵列(Field Programmable Gate Array,FPGA)与多核数字信号处理器(Digital Signal Processor,DSP)结合的基带处理平台进行实现验证。主要的创新之处与工作内容如下:1.论文对5G系统中基于解调参考信号(Demodulation reference signals,DMRS)的信道估计算法进行研究和性能分析,选用最小二乘(Least Squares,LS)算法与一阶线性插值相结合的方式进行FPGA方案的设计。2.论文分析并介绍了传输分集和空分复用两种多天线传输模式,重点对空分复用模式下的信号检测算法展开研究。结合多天线技术与项目实际需求,提出一种空分复用模式下采用格基约减辅助的球形译码检测算法进行FPGA实现。3.根据项目中信道估计与信号检测后数据需要FPGA与多核DSP协同处理的要求,设计并调测了基于串行高速接口(Serial Rapid Input Output,SRIO)的处理器间数据交互方案,以此贯通5G下行基带处理链路。4.测试结果表明,在100M系统带宽下处理单个子帧数据,基带平台完成信道估计与信号检测流程所需的时间为0.8925ms;信号检测后EVM(Error Vector Magnitude,误差向量幅度)均值结果为2.64%,峰值结果为8.77%;并且所选FPGA芯片的资源消耗率为41%,能够满足现阶段项目测试的要求。本文重点研究和改进了5G下行信号检测算法,利用硬件描述语言对该模块进行详细设计并应用于实际项目中;同时借助ModelSim功能仿真和Chipscope上板测试方案的正确性;最终通过时序分析和资源消耗验证方案的合理性。