随着高分辨率A/D转换器在通信和多媒体等领域的广泛应用，过采样Sigma-Delta A/D转换器成为当今微电子领域的研究热点之一。Sigma-Delta A/D转换器主要由Sigma-Delta调制器和降采样数字滤波器两部分组成。Sigma-Delta调制器通常采用过采样和噪声整形技术，能够有效降低带宽内的量化噪声，提高信噪比。数字滤波器利用降采样数字滤波技术，能够滤除高频量化噪声，降低采样频率。与传统NyquistA/D转换器相比，Sigma-DeltaA/D转换器能够简化电路设计，降低对单元电路性能指标和元件精度的要求，降低生产成本。本文通过对Sigma-DeltaA/D转换器理论的深入研究，基于SMIC65nm CMOS工艺，2.5V/1.2V工作电压，采用6.144M采样率，64倍过采样率，设计了一种24位96KSPS的Sigma-Delta调制器的系统架构，利用Matlab对调制器的输出数据进行频谱分析，有效位数达到16.8位。Sigma-Delta调制器采用级联积分前馈型三阶(2-1)级联的MASH调制器结构，在Simulink环境下对Sigma-Delta调制器进行系统级建模及仿真验证，同时考虑噪声、时钟抖动、开关运放等非理想因素对Sigma-Delta调制器的影响，采用Hspice等EDA工具对各单元电路及整体电路进行电路仿真，包括调制器前端缓冲电路、电流基准电路、积分器电路、比较器电路以及两相非交叠时钟电路等。并在整体电路仿真设计的基础上，完成整个调制器电路的版图设计。论文整体电路的仿真结果表明，设计的24位96KSPS Sigma-Delta调制器信噪比为102.9dB，有效位数达到16.8位，版图面积为1098μm×612μm，满足系统对高精度的要求。