目前数字集成电路的设计主要采取自顶向下的层次化设计方法。由于模拟集成电路自身设计的复杂性及局限性，使得它在进行层次式设计时遭遇不少困难，但采用这一设计方法是提高模拟电路设计自动化的必然途径，并且也取得了一定的进展。在模拟电路与系统的层次化设计过程中，每个层次的电路模块都有进行优化设计，其中由基本单元电路组成的行为层的设计是较为关键的步骤。在此步骤中，主要确定各组成单元电路的性能参数，而不用考虑单元电路的拓扑结构和管子尺寸取值。但是，为了满足单元电路各个管子能够饱和且符合设计规格，电路的各性能参数并不是能自由改变数值的数学变量。即对某种确定结构的电路单元，其各性能参数之间常常是相互制约，且满足一定约束条件的，因此，要实现模拟电路的行为级设计，必须要先弄清各种基本单元电路性能参数之间的约束关系，即性能可行域模型。本文的主要工作，即是关于模拟电路性能可行域模型的研究。目前，构造模拟电路性能可行域模型的一种较为有效方法，就是采用支持向量机的分类。同时，对电路性能作多目标优化得到的性能参数的Pareto前沿，由于该前沿就是性能参数空间中的边界，因此也是性能可行域模型的一种描述。本文对这两种方法都进行了研究，在MATLAB中的SVM工具箱编写了构造算法，然后以常用的两个CMOS运放为例，进行了可行域模型的构建，给出了计算结果，并对基于支撑向量机的可行域模型与同一电路的Pareto前沿作了比较，发现两者能很好地吻合，说明构造的可行域模型是正确的。