随着集成电路制造技术的不断进步,单个芯片上集成的晶体管越来越多。这使得大规模集成电路(VLSI)的功耗越来越高,当工艺发展到深亚微米时,功耗对电路的影响使它成为集成电路设计中必须考虑的因素。低功耗设计对提高电路可靠性和降低成本有着非常积极的作用。数字CMOS电路功耗主要由动态开关功耗、漏电功耗和短路功耗三部分组成,其中动态开关功耗占据了总功耗的绝大部分,因此降低功耗主要通过降低动态开关功耗实现,而降低动态开关功耗又可以通过减小翻转率、减小负载电容和降低芯片供电电压等手段实现。本文先详细介绍了目前主要的低功耗设计技术,并着重对动态开关功耗的降低做了讲解。降低动态开关功耗的基本电路实现方法是设计低功耗触发器,作者在仔细研究前人设计的基础上,设计了一款具有高速低功耗特性的脉冲触发器。该触发器具有时钟网络负载小、无中间节点多余翻转等特性。此外,由于采用了半动态结构,它的速度较快。实验结果表明该触发器达到了高速低功耗的设计要求。在完成低功耗触发器设计之后,将其应用到Freescale的MCU中替换原有的基本主从触发器,混合信号仿真表明MCU的总功耗有了明显降低。之后又对典型功耗的影响进行了分析,分析结果明确指出芯片电源网格需要改进的地方,并基于分析结果对网格实现了优化。