碳化硅（SiC）是第三代宽禁带半导体材料的典型代表,具有较大的禁带宽度、较高的热导率、较高的击穿电压、较高的电子饱和漂移速度以及较强的抗辐照能力等优点,是制作能够适应极端环境的大功率器件的最重要半导体材料之一。相比平面型SiC MOSFET器件,沟槽（Trench）型SiC MOSFET（UMOS）器件具有更低的导通电阻和更快的开关速度,极大改善了器件性能。本文对SiC UMOSFET的基本结构参数进行了仿真研究,在此基础上采用SiC 6寸外延片进行流片实验,对流片结果进行了测试分析。主要包括:基于TCAD仿真平台,对SiC UMOSFET的静态特性（击穿电压、比导通电阻、阈值电压以及栅氧化层最大电场）进行仿真研究,结合工艺能力,优化结构参数（外延层、P-well区、CSL层、P-shield 区的厚度及掺杂浓度,沟槽深度、宽度）。最终在优化条件下,器件的击穿电压为1675 V、比导通电阻为2.56 mΩ·cm2,阈值电压Vth为5.27 V,反向击穿时栅氧化层最大电场小于3 MV/cm。基于TCAD仿真平台,对终端结构进行仿真。本文选择的终端结构类型是场限环,结合现有工艺,优化了环间距、环数量及环宽。最终在所选条件下,击穿电压为1620 V,环终端具有理想的电场分布和均匀的环分压。利用TCAD软件对离子注入工艺进行优化仿真,结合实际注入能力,得到了N+区、CSL层以及P-shield区目标掺杂浓度下的注入能量和剂量组合。基于现有的工艺线,开发SiC UMOSFET制备工艺,关键工艺包括沟槽刻蚀工艺、栅氧制备工艺以及多晶硅回刻工艺。对于沟槽刻蚀工艺,分别研究了干法刻蚀沟槽和湿法刻蚀沟槽;对于干法刻蚀,采用感应耦合等离子体（ICP）刻蚀技术,刻蚀气体选择SF6/O2/HBr,最终在优化条件下,SEM结果显示沟槽角度大于87度,深宽比约1:1,基本无微沟槽;对于湿法刻蚀,采用多晶硅侧墙+大剂量Al离子注入+湿法腐蚀的路线,SEM结果显示形成了宽度约650 nm、深度约150 nm、基本无微沟槽的沟槽。对于栅氧工艺,采用热氧化+淀积+NO退火的路线。对于多晶硅回刻工艺,采用平坦化+刻蚀的路线,去除台面上的多晶硅,只留下沟槽内的多晶硅;SEM结果显示,多晶硅回刻结果符合要求。按照所设计的工艺流程,制备了 SiC UMOSFET器件,并进行了反向击穿特性测试、栅氧化层电容击穿特性测试以及栅氧化层电容CV特性测试。测试结果显示,室温下器件击穿电压约为550 V,栅氧化层击穿电压约为53 V,频率为1 MHz时,采用热氧+淀积+NO退火路线形成的栅氧化层平带电压漂移较明显。