2013年12月份,工信部正式向三大运营商发布TD-LTE牌照,标志着我国4G商用时代的到来。TD-LTE与以往的移动通信系统相比,具有明显的性能优势,其下行峰值速率可与有线宽带网络相媲美。此外,LTE网络在小区边缘吞吐上也有所改善,提高了移动用户的体验。TD-LTE基站下行承载着终端控制信息和业务数据,基站可承载的用户数量与峰值速率受接入网三层架构协作处理的影响,其中物理层的信号处理性能占据重要地位。本文基于MSC8157多核DSP,研究下行链路多核设计,并在硬件上进行实现,以验证设计方案的有效性及其性能。物理层在接入网三层架构中处于最底层,本文依据物理层与层三交互的控制与配置信息、与层二交互的子帧信息,设计物理层与高层接口。对于物理层内部处理,本文将DSP核按照功能划分为主控核、共享信道核、控制信道核、FPGA接口核,并行处理下行链路。主控核负责与高层接口,并承担下行链路调度职责；共享信道核负责PDSCH的处理,本文考虑PDSCH负载特性和MSC8157硬件设施等因素,将多个DSP核划分为共享信道核,协作完成PDSCH处理；控制信道核负责除PDSCH外的其他链路的处理；FPGA接口核负责将OFDM基带时域信号传递给FPGA, FGPA将与前端模块协作完成空口信号的发射。依据设计方案,在MSC8157上实现下行链路,发送速率大于54.9Mbit/s。