论文部分内容阅读
脑-机接口系统(Brain-computer Interface,BCI)将大脑或神经系统与计算机连接,以达到不需要肌肉组织而直接进行通信的目的。视觉刺激器是基于视觉诱发电位(Steady-state Visual Evoked Potentials,SSVEP)脑-机接口系统的重要组成部分,它通过固定频率的闪烁或周期性变换的视觉刺激,诱发大脑皮层的电位活动,再将信号通过处理产生通信所需的控制信号。视觉刺激信号的稳定性对脑-机接口系统的正常工作至关重要。近年来,随着脑-机接口系统应用的不断扩大,对便携式、低成本的视觉刺激器电路提出了需求。本文首先针对视觉刺激器体积大的缺点,提出了利用现场可编程门阵列(Field Programmable Gate Array,FPGA)实现视觉刺激器的设计方案。该方案利用ARM和FPGA实现视觉刺激器的设计,并使用视频图形阵列(Video Graphics Array,VGA)接口实现在液晶显示器(Liquid Crystal Display,LCD)显示图形刺激。软件设计部分使用Verilog硬件描述语言,在Quartus-II15.0软件平台完成设计。设计方案使用ARM通过串口接收图片信息,然后通过总线传输到FPGA的SDRAM进行缓存,再读取图片到VGA进行显示。论文中视觉刺激信号的形状是闪烁的矩形框图,框图的位置、大小、颜色等参数均可调。刺激模块的闪烁方式有两种,按照一定频率的黑白变换,或者调整刺激图形的灰度值,使图形亮度明暗变换,灰度值的数值由正弦波采样得出,使得图形闪烁规律为正弦波。图片可显示在矩形框中,为受试者提供选择判断的参考信息。视觉刺激器显示的图片可自行配置,使视觉刺激器能够应用在更多实验范式中。最后开展了视觉刺激器的验证实验,成功采集了多组EEG信号,并对信号进行了预处理,提取了稳态诱发电位的特征值。结果表明,本文设计的基于FPGA的视觉刺激器有效诱发稳态视觉诱发电位,可以满足脑-机接口的要求。视觉刺激器硬件尺寸:(100×90)mm,满足可便携、低成本的设计要求,且包含可动态配置、可叠加图形显示的功能、扩展性好、应用场景更为丰富具有良好的使用价值。