论文部分内容阅读
在现代数字通信系统中,模数转换器是一个重要的组成模块。随着嵌入式系统以及CMOS工艺的高速发展,高速度低功耗的模数转换器已经成为当下的设计热点之一。本文基于GSMC 0.18μm工艺,设计一款应用在嵌入式系统下的流水线型模数转换器,其供电电压为1.8V,转换精度为10bit,转换速率为100Msps。本论文的主要内容如下:分析并且比较现有模数转换器的基本结构以及它们各自的工作特点,以阐释流水线型模数转换器适合应用在嵌入式系统中的原因。研究并且分析流水线型模数转换器的基本工作原理以及设计理论,并且分析了当前主流的数字校正原理。研究现有的应用中的流水线型模数转换器的各种低功耗技术,并分析其优缺点。对于电路设计,考虑到系统功耗、性能以及芯片面积的折中,本设计采用1.5bit的级联结构;且比较现有前置采样保持电路,确定电荷转移型结构作为本设计的采样保持电路;同时设计一款高性能的增益自举运算放大器为采样保持电路以及后续单级工作;针对传统增益自举开关用作底板开关时的沟道电荷泄露的不对称性缺点,本文提出一种新式的增益自举开关,通过预充电电路以及对称结构,在避免开关击穿效应以及不提高功耗的前提下,降低开关电阻,且显著提高采样精度;完成各个子转换级电路的设计,且为了降低模数转换器的整体功耗,本设计采用动态比较器、运算放大器级间共享技术以及逐级缩减技术;完成带隙基准、数字校正电路、偏置电路以及时钟电路的设计;完成子转换级版图设计,包括子模数转换电路以及余量增益放大电路,以及数字校正的版图设计。在室温下,整体仿真表明,在采样频率100MHz下,当输入5MHz正弦信号时,信号噪声失真比为58.07dB,无杂散动态范围为65.09dB,转换有效位数为9.51bit。当输入21MHz正弦信号时,信号噪声失真比为54.63dB,无杂散动态范围为60.44dB,转换有效位数为9.02bit,静态功耗为35.06mW。