论文部分内容阅读
随着通信系统业务需求的不断增加,纠错码技术越来越受到人们的关注。实现低信噪比下通信系统信息传输的可靠性和有效性是本课题的研究重点。基于该背景,论文采用LDPC码与连续相位调制(MSK)相结合的方法。要求在LDPC码码长尽量短、码率尽量高及硬件可实现的前提下,实现低信噪比条件下信息的可靠传输。论文主要研究LDPC码的编码算法及校验矩阵的构造算法,并通过FPGA进行硬件实现。本文以LDPC码编码器的FPGA实现为研究对象,主要研究校验矩阵的构造、码长、码率等影响LDPC码性能的因素,并对这些因素进行仿真比较。深入研究了LDPC码校验矩阵的构造算法,包括：Gallage、Mackay、PEG随机构造方法和基于循环移位矩阵的构造方法。论文研究了基于校验矩阵和基于生成矩阵的编码算法,并分析了各种编码算法的资源占用情况和编码复杂度。确定了下三角算法和串行准循环算法进行FPGA实现。对下三角编码器和串行准循环编码器进行顶层模块和基本功能电路设计,并用硬件描述语言(Verilog HDL)编写代码,通过ISE综合、布局布线和Modelsim SE 6.2b上进行时序仿真验证,基于FPGA实现LDPC码编码器。比较两种编码器的编码速度和资源占用情况,选择串行准循环编码器加上设计的帧头作为最终采用的编码器。论文通过计算机串口向开发板发送信息序列,并接收编码后的码字。经验证,编码器工作正常。利用VC搭建测试系统在计算机上模拟信源产生、信道和误码率统计,与硬件实现编译码和MSK调制解调连接成测试系统,并给出系统的测试方案和测试结果。测试结果表明,本文设计的LDPC码性能与理论性能基本一致,编码器设计正确。