论文部分内容阅读
随着信息通讯和物联网技术的不断进步,越来越多的电子设备被应用于生物传感、智能安防、智慧城市和定位导航等各个领域。自然界中连续的模拟信号需要通过ADC(Analog to Digital Converter,模数转换器)进行数字量化,经过数字化后的信息可以进行更好的处理和传输。SAR(Successive-Approximation-Register,逐次逼近)ADC是一种常见的模数转换架构,有着架构简单、功耗低、与其它数字电路紧密兼容的特点,能不断跟随半导体地工艺发展。近年来,作为新兴模数转换的高速SAR ADC日新月异,是高速ADC的热门解决方案。由于工艺制程的不断微缩以及异步逻辑时序的应用,高采样速率的SAR ADC与同等精度其它架构相比具有明显的功耗和面积优势。但大部分依赖延时产生的高速异步时序对PVT(Process Voltage Temperature,工艺电压温度)涨落具有高度敏感性,恶劣工作环境下的电路性能会显著恶化。因此,设计具有抗PVT涨落的高速低功耗SAR ADC芯片具有重要的意义。本文根据自顶至下的流程,设计了一款应用于卫星导航或无线局域网通信的高速低功耗ADC芯片。主要工作与创新点如下:1、针对采样自举开关存在因耦合寄生效应造成输入-输出差分串通的现象,提出了拆分型串联自举开关,其开关中间节点在保持阶段与固定电位相连,能有效抑制串通引起的性能恶化。2、比较器中的预放大器能隔离噪声,仿真中发现放大器的增益和带宽在极限PVT条件下均明显下降,因而加入了感应晶体管以感知环境的变化,并采用衬底调制技术削弱放大器受PVT变化的影响。3、针对由延时和反馈产生的高速异步时序的高PVT敏感性,提出了自校准置位延时算法,能在芯片工作初期跟随环境状态自动调整内部延时,通过检测ADC是否完成输出转换的信号来实现内部异步延时的合理化。4、针对高位电容上电压建立较慢限制ADC转换速度的问题,提出邻位辅助技术来加速高位电压的建立,与传统置位相比,速度提高了23%。5、根据芯片半摆幅输入的应用条件,提出可配置旁路技术,通过外部选通控制加速ADC的量化。本SAR ADC芯片采用SMIC 40 nm 1P8M标准CMOS工艺设计,核心面积0.04 mm~2。仿真结果表明:在80 MS/s采样率下,芯片能工作在-40℃～125℃宽温度范围内,当差分输入为1Vpp时,在各个工艺角下能达到SNDR不低于63 d B,有效位数大于10.2 bits,动态范围大于75 d B,功耗小于2.5 m W的性能。芯片经过中芯国际有限公司的流片和士兰微电子公司的封装,测试结果表明,本设计的SAR ADC在1.1V电源下正常工作,转换速率达40MHz,有效位数为9.9 bits,动态杂散范围为73.7 d B,功耗为1.68 m W。实测性能与仿真结果有一定差距,论文分析了可能造成该现象的原因。