论文部分内容阅读
随着DSP(Digital Signal Processor)处理和采集信号的速度及对运算数据的需求带宽越来越高,使得DDR(Double Data Rate)存储系统无法满足芯片核内计算的数据需求,研究提高DDR存储器性能和数据传输效率的优化与设计技术,对提高DSP的计算效率具有重要的理论意义和实用价值。XDSP处理器是国防科大自主研制的高性能多核DSP处理器,适用于图像与视频处理、高性能计算以及无线通信等用途。本文以XDSP处理器项目为背景,设计并实现了DDR3存储控制器,其中主要工作及创新包括以下几部分:(1)详细介绍了DDR存储的发展历程、未来发展趋势以及DDR3存储器内部结构和寻址原理,分析了DDR3存储器的访存特性,并提出了存储控制器的设计需求。(2)以XDSP处理器项目为背景,本文设计与实现了XDSP存储控制器。对存储控制器进行了模块划分,深入研究了各个子模块的实现方案,其中主要包括异步对接、配置通道、存储通道以及协议转换等模块,并对各模块的实现方案进行了详细介绍。(3)设计与实现了访存调度器,针对访存调度器的实现提出了位置分配策略、轮转仲裁机制、模拟FIFO仲裁、固定优先级以及数据分离机制等。位置分配策略与固定优先级平衡了请求的分配,提高了仲裁范围;模拟FIFO仲裁与固定优先级实现了仲裁设计,解决了请求间的相关性;数据分离机制分离了请求和数据,提升了请求的派发速率。验证结果表明,设计的访存调度器功能正确,并显著提高了DDR3存储器的访存效率。(4)对存储控制器进行模拟功能验证及综合优化。测试结果表明存储控制器的功能正确,并达到了覆盖率收敛;在40nm工艺下对存储控制器进行了逻辑综合,综合报告表明在时序、面积、功耗都满足了设计要求,达到了设计目标;对存储控制器的带宽利用率及性能进行了分析,分析结果表明存储控制器的带宽利用率达到了设计要求,访存调度器使得DDR3存储器的访存效率有显著地提升。