模拟数字转换器(Analog-to-Digital Converter,ADC)在无线通信接收机中有着非常重要的应用,更高的通信速率与更低的功耗体积成为通信产业未来发展方向。传统高精度ADC采样速率低,而高精度、高采样速率的ADC功耗较高,无法适用于未来高速通信系统中的移动设备。太赫兹无线通信由于其Gigabit的传输速率引起了无线通信领域的广泛关注,也是是太赫兹技术研究中的一个重要方向,同现有的低频段、窄带宽通信相比具有显著优势。目前,太赫兹频段主要有三个通信窗口,即0.11THz、0.22THz与0.34THz,可提供将近40GHz的通信带宽,远远高于现有的毫米波通信带宽,单载波传输速率已经可以达到10Gbps并向100Gbps发展,应用前景十分广泛。ADC的采样速率与输入带宽逐渐成为限制太赫兹通信传输速率的因素,而低比特量化技术(1~3bit)的出现很好的解决了这一问题。大量的研究和应用已经证明了低比特量化技术在功耗、存储、复杂度等方面的优势,特别是1-bit量化在超宽带通信系统中应用的可行性,同样也十分适用于具有大带宽传输特点的太赫兹通信。本论文第二章首先对模数转换器的基本原理与结构类型进行了介绍,列举了部分影响器件性能的指标。随后,通过分析不同信道种类下的信道容量问题,引出低比特量化技术对信道容量的影响,认为SNR=10dB时,2-bit量化即可以达到全精度(12~14-bit量化)信道容量的85%。最后,通过仿真对比MP信道估计算法、序列相关估计算法、过采样技术与引入抖动信号对低比特量化的补偿算法发现,在不考虑实际应用的前提下,3-bit量化时,不使用补偿算法性能较全精度量化损失约3dB,使用补偿算法后部分性能已经贴近全精度量化,进一步证明了低比特量化技术在通信系统中应用的可行性。第三章对基于低比特量化的硬件实验平台设计方案进行了介绍。结合第二章的理论基础,确定使用3-bit量化ADC做为通信接收机的核心。该硬件实验平台的主要工作分为两个部分:3-bit量化模数转换器模块设计与数字基带处理平台设计。硬件设计过程中,主要为实现方案的制定、芯片选型、原理图绘制以及电路板实现,具体包含电源管理设计、时钟设计、内存设计和数字电路设计等方面。数字基带处理平台以可编程逻辑门阵列(Field-Programmable Gate Array,FPGA)芯片为核心,通过编程实现信号调理、信道估计、数据转发等通信算法。第四章则基于前一章节设计制作的硬件实验平台,对太赫兹通信实验过程中所需要的模块进行了测试,调试部分则由浅入深,从各个子模块调试到整体系统联调,验证了方案设计的合理性,并对调试过程中遇到的各个问题进行了原因分析与总结,保证了该硬件实验平台能够稳定工作。最后,结合低比特量化下的信道估计、频偏估计与过采样补偿技术,使用该3-bit量化ADC实现了4Gbps通信速率的QP SK调制信号近距离太赫兹通信实验,系统误码率达到1e-7。