数字视音频技术的飞速发展和便携式电子设备的迅速普及，使得市场对视音频应用的数据转换器的需求迅速增长。同时，集成电路工作频率、集成度的迅速上升和电路功能的不断增强使得芯片的功耗随之上升。因此，音视频系统中DAC芯片的低功耗设计具有重要意义。　　 本文将就Sigma-Delta音频DAC中内插滤波器的低功耗设计开展研究。在对数字集成电路低功耗设计的现有技术进行调研与分析基础上，详细分析了Sigma-Delta DAC的系统原理和组成。通过对内插过程进行数学分析推导出了内插滤波器的时域、频域响应特性表达式。对系统结构进行分析，确定了使用多级内插滤波器级联的实现方案。然后通过比较常见的级联模块的功耗，确定了三级级联半带滤波器加采样保持电路的系统结构。通过权衡三级之间的通带频率，阻带频率，通带纹波和阻带衰减等参数，利用Matlab对半带滤波器的系数进行优化。在完成系统级设计之后对每级半带滤波器进行结构级、算法级、逻辑级的功耗优化。采用折叠结构共享硬件以节省硬件开销。通过后移升采样模块的位置以降低电路的工作频率，从而降低功耗。通过算法优化，减少滤波器的系数，从而降低逻辑运算量，优化功耗。根据算法优化确定的新传递函数，提出了一种经过改进的半带滤波器多相结构。根据新结构的级联特性，进行系数截断优化。通过减少系数的量化位数，来进一步降低功耗。最后代码实现时使用移位操作和加法操作代替乘法器，以节省硬件开销。在完成内插滤波器的Verilog描述后，进行FPGA验证从而保证所设计硬件的可实现性，同时验证功耗优化的效果。仿真结果表明所设计的内插滤波器，比传统级联结构实现的内插滤波器节省约20％的功耗。