本论文针对高采样率、高分辨率的示波器采集系统下,高速高精度采样数据大容量存储与处理系统进行研究与设计。在本项目中,示波器设计指标为:双通道20GSPS或四通道10GSPS实时采样率、10bit垂直分辨率、1Gpts存储深度,分段存储最大存储幅数65536幅。本文的具体研究内容主要有:一、对超高速并行采集系统的硬件架构以及采集原理进行研究分析,根据采集系统输出数据吞吐量,计算存储系统需求的吞吐量,并对存储系统整体架构进行了设计。设计了包含8条同步动态随机存储器(SDRAM)内存条和8片SDRAM存储颗粒的存储架构,以此对超高速并行采集系统下的高速高精度采样数据进行大容量存储设计。二、在设计的存储框架下,对单个模-数转换器(ADC)高精度采样数据存储的逻辑实现进行设计。将一条SDRAM内存条与一片SDRAM存储颗粒并行存储,提高存储系统对单个ADC采样数据的接收能力,以此实现存储系统对单个ADC高精度采样数据进行完整性存储。三、在设计的存储框架下,对多个ADC采样数据存储同步的逻辑实现进行设计。包括对多个ADC采样数据在多存储器间同步存储设计,多ADC采样数据分段存储暂停同步设计。四、在设计的存储框架下,对高速高精度采样数据的处理系统进行逻辑设计。包括对单ADC单FPGA下单个内存条与单个存储颗粒读取的两路数据进行同步处理,对多ADC多FPGA下多个内存条与多个存储颗粒读取的多路数据进行同步处理,以及对存储去读取的大量数据进行峰值抽点处理。通过对各个功能模块的仿真、调试以及整机功能性测试,本文实现了20GSPS采样率、10bit垂直分辨率下,1Gpts存储深度的设计,实现了分段存储模式下最大存储65536幅波形的设计,达到了项目设计指标。