论文部分内容阅读
时间延时积分(TDI)型CMOS图像传感器是一种特殊的线阵图像传感器,在高速扫描状态下可获得比传统线阵图像传感器更高的信噪比和灵敏度,在空间成像、医学成像和工业监测等领域具有极其重要的应用价值。ADC作为TDI型CMOS图像传感器中模数转换的桥梁,其设计要满足CMOS图像传感器大像素阵列以及快速成像的发展趋势。目前应用在CMOS图像传感器中的ADC有三种类型:像素级ADC、芯片级ADC和列级ADC。其中列级ADC对转换速度、芯片面积以及功率损耗进行了良好的折衷,更适合应用于高分辨率高帧频的CMOS图像传感器中。所以本文对用于TDI型CMOS图像传感器的列级ADC进行了研究与设计。首先,本文通过对比CMOS图像传感器中几种常用的列级ADC结构,创新性地提出了一种基于两步TDC技术实现的10-bit单斜ADC,其转换过程被分为ATC和TDC两部分。在ATC中,斜坡发生器采用电流源对电容放电的结构实现以保证斜坡的时间精度,比较器则通过三级级联实现以消除失调带来的影响。在TDC中,本文采用两步量化法实现,其中通过门控环形振荡器和计数器实现6-bit的粗量化以节省面积,通过游标卡尺延迟线实现4-bit的细量化以保证较高的精度和速度。其次,为了消除两步TDC中由于粗细量化的延迟时间不匹配所造成的误差影响,本文还特别地提出了一种矫正电路,其克服了传统方法中通过加倍细量化面积或者细量化时间来实现矫正的不足,以更简单的电路结构完成了对粗细量化间传输延时误差的矫正。随后,对系统中各个模块提出了具体的设计方法,主要包括斜坡信号发生器、比较器、门控环形振荡器、游标卡尺延迟线及外围电路等部分。最后进行了版图设计并仿真验证。设计采用0.18μm CMOS工艺,电路中的模拟部分和数字部分分别由3.3 V和1.8 V电压供电,每列功耗为232μW。通过后仿表明,在2 MS/s的转换速率下,ADC校正前的SNDR和SFDR被限制在了41.52 d B和67.64 dB,而经过校正后,其SNDR和SFDR被提升到了60.89 d B和79.98 dB,有效位数为9.82位。电路的INL和DNL在校正前分别为+1.68/-15.34 LSB和+15.80/-15.29 LSB,而经过校正后,其INL和DNL被提升到了+0.76/-0.78 LSB和+0.75/-0.25 LSB。