合成孔径雷达(Synthetic Aperture Radar,简称SAR)是一种距离向与方位向二维耦合的雷达技术,具有较高的分辨率。SAR图像具有直观的图像信息,为后续的图像目标检测、识别等提供了便利性,并且SAR具有全天时全天候的优良特性。因此,SAR已经广泛应用在军事、民用等社会发展的各个领域。SAR实时成像处理对自然灾害预测、目标获取、海面泄漏物识别等方面具有重要的意义。在以线性调频变标(Chirp Scaling,简称CS)成像算法为核的多模式SAR成像算法中,包含了大量的三角运算、开方、除法等浮点超越运算,诸如多普勒参数估计、CS参数计算、补偿因子运算等,这些运算复杂,运算精度要求高,需要使用具有专用浮点运算器的处理器进行处理。针对多模式SAR成像处理的应用背景,搭建一种基于片上可编程系统(System on Programmable Chip,简称SoPC)的SAR成像一体化快速验证系统,利用软件结合硬件协同设计的方式快速完成算法到硬件的映射。针对以上背景,本文基于双核ARM Cortex-A9处理器(Zynq-7000)搭建SoPC系统实现SAR成像处理。本文主要从以下三个方面进行研究:(1)分析SAR CS成像算法各个模块的运算特点,采用ARM Cortex-A9处理器与Net FPGA结合的SoPC架构,进行算法软硬件协同划分。并且根据划分的结果对整个SAR CS成像算法进行SoPC系统模块设计。(2)根据已有的SoPC系统,对系统中不同平台之间的数据传输通路与接口进行设计与实现。数据主要在三个平台之间传输,上位机、Zynq-7000平台、Net FPGA。上位机与Zynq-7000平台之间通过socket网络编程实现数据双向交互,Zynq-7000平台通过axi＿dma IP核实现数据内部双向传输,Zynq-7000平台与Net FPGA之间主要通过FMC接口物理上实现数据对接。(3)双核ARM处理器并行优化实现。本文研究的重点是利用双核ARM Cortex-A9处理器加速处理CS成像算法中的复杂浮点超越运算。基于Linux系统使用ARM专用浮点运算单元进行处理,并且使用NEON协处理器进行单指令多数据流并行和多事件并行优化,同时对双核ARM处理器完成双核资源划分并进行双核并行多线程处理。最终结合FPGA设计,实现整个SAR成像处理流程。