在半导体行业领域,存储器的研究设计一直是一个热点,而在存储器的家族中,静态随机访问存储器(SRAM)又占据了极为重要的地位。结合低功耗、高性能这一IC工业的焦点,本文应用新兴的低功耗技术-近阈值计算理论,在近阈值电压下采用全定制的方式对SRAM电路进行研究和设计。本文首先阐述了SRAM的整体架构,包括SRAM存储单元和相应的外围电路结构,并以传统的6管SRAM存储单元为例,介绍了SRAM单元的工作原理;其后,着重分析了传统SRAM结构在近阈值电压下的不足,包括在低供电电压下电路的延迟变大而导致存储单元的输出波动以及功能失效等问题。在此基础上,分离读写字线和位线来减小电路失效的风险,应用了适合于近阈值电源电压的7管SRAM存储单元电路结构,分析了7管SRAM结构的工作原理。并基于7管架构在近阈值电源电压下设计了相应的电路单元参数,包括晶体管的阈值电压和单元尺寸,以保证电路工作的稳定性以及提高性能。通过HSPICE仿真,验证了SRAM存储单元在近阈值电压下能够保证功能的正确性,并且得出了存储单元的读写平均功耗仅有72.55μW,最大写数据延迟为40ns,最大读数据延迟为35ns,满足低功耗和高性能的要求。最后,对近阈值下SRAM的外围电路也进行了分析和设计,提出了与近阈值下SRAM存储单元能够联合工作的外围结构,包括地址译码电路以及灵敏放大电路,在近阈值电压下进行了HSPICE仿真,证明了所设计的结构以及参数是满足设计要求的。