随着数字信号处理在高分辨率图像、视频处理以及无线通信等领域的广泛应用，对高速、高精度、低功耗的可嵌入式模数转换器（ADC）的需求日益迫切。流水线（Pipelined）ADC能同时达到较高的精度和速度，因而在各种场合中越来越多地被采用。采样保持器（S/H）和增益数模单元（MDAC）是流水线ADC中最重要的两个模块。　　 论文首先讨论了流水线ADC的基本原理，以及S/H和MDAC在流水线型ADC中的功能和作用，对S/H和MDAC中的各种非理想效应分别进行了详细的分析，给出了常用的两种采样保持电路并进行优缺点比较。通过对采样保持电路的噪声和运算放大器分别建模，得到了最低功耗下的采样电容值以及建立时间优化的折叠式增益增强型共源共栅放大器（GBCA）设计参数。论文设计了一种提升运放转换速率的电路结构，有效地缩短了S/H的建立时间。论文通过对14比特流水线ADC进行系统级的分析，确定了各级MDAC的精度。论文采用共源共栅补偿更好地控制运放的零极点位置，通过扫描运放输入寄生参数，得到了最小电流情况下两级运放的设计参数，给出了对失配不敏感的动态比较器设计方案，做出了S/H和MDAC各项性能的仿真图形，并分别与理论对照分析。　　 在此基础上，基于SMIC0.18μm单层多晶六层金属CMOS工艺设计了S/H和第一级MDAC的版图，将S/H和MDAC联合后仿真结果表明，在80MHz采样频率下，当输入信号接近奈奎斯特频率40MHz时，测得输出信号的SNDR为84.02dB，SFDR为96.87dB，在1.8V电源电压下功耗约为180mW。