本文主要研究了自适应锁相环的模型和设计。　　 微处理器的工作频率不断提高,时钟周期变短,对于时钟偏差和抖动的要求也更严格。现代半导体工艺的进步,伴随着电源电压降低,工艺波动和温度变化(PVT Variation)对电路性能影响加剧,设计对工艺电源温度波动不敏感的锁相环面临巨大挑战。　　 论文首先介绍了数字、模拟锁相环的基本结构和工作原理,抖动和相位噪声的概念,以及它们之间的转换关系。接下来,研究了影响自适应锁相环环路带宽,阻尼系数的变量,以及锁相环的噪声传递函数。论证了自适应锁相环灵活调节带宽的方式,使得系绩参数对PVT变化和参考频率变化不敏感,能够在宽频率范围和各种PVT环境下,获得低抖动和快速锁定的性能。　　 在理论分析的基础上,论文设计了自适应锁相环电路。采用电荷泵电流调节方法,实现大范围的带宽调节,适应参考频率变化。反馈放大器控制电荷泵充放电流失配,滤波器使用采样复位技术,压制控制电压纹波,尽可能减小了电荷泵噪声的影响。文中设计的启动电路提高了锁定过程中控制电压的收敛速度,加速了锁定过程。锁定检测电路实现了不同环境下的锁定相位差的测量。　　 与传统的电荷泵锁相环比较,本设计优势体现在环路带宽随反馈分频数变化,不同参考频率下,系统噪声抑制能力变化很小,锁相环对PVT变化不敏感;在各种应用环境中,抖动性能良好。　　 经过流片测试,本设计有很好的抖动性能,在功耗,面积方面也有优势。尤其是输入频率范围宽和适应PVT变化的特点,让该电路适用于高性能微处理器核和高速源同步接口的时钟产生,应用范围广泛。