上世纪末，信道带宽限定下的高速无线通信芯片研发取得突破，标志着无线通信拉近了与人们日常生活的距离。近年来，无线互联需求的迅猛增长和无线局域网(WLAN)技术在办公室、家庭及热点(Hot Spots)等场合的广泛应用，给信道带宽限定下高速无线通信标志性的WLAN收发机芯片的研究和产业化注入了持续的动力。能够兼容802.11a/b/g/n等多个标准的高集成度、低功耗WLAN收发机成为无线互联芯片的优先选择。在此要求下，高性能的相关电路的研究成为芯片界的关注热点之一。　　本文基于带宽限定下的高速无线通信芯片发展趋势，深入研究了适用于多标准、手持式低功耗直接变频结构高速收发机的高性能模拟基带芯片解决方案。研究内容包括低电压、低功耗、（带宽）可重构、高动态范围的模拟基带收/发链路及低功耗、高采样率的模数转换器(ADC)电路。其中主要创新成果如下:　　1.提出了一种低电压、低功耗、高线性度的基带滤波器电路，该电路采用0.13μmCMOS工艺实现。接收滤波器采用基于Active-RC积分器的4阶椭圆低通原型。通过拓扑层面的流图优化技术消除了椭圆滤波器的级间反馈电容并归一化积分电容，从而可对滤波器的每个积分器应用无源全局相位补偿技术;在运放设计层面，采用了一种基于“反极点分离”的带宽扩展技术提高了放大器的中频有效带宽积(GBW)。结合两种方法实现了滤波器的低功耗设计。　　2.提出了一种包含数字辅助直流失调消除(DCOC)功能，应用于直接变频接收机的可变增益放大器(PGA)电路，该电路采用0.13μm CMOS工艺实现。PGA增益能够在-8 dB到54 dB间以2dB的步长调节。通过单环路单数模转换器(DAC)结构实现混合信号的直流失调消除。该DAC采用分段式结构，在保证精度的同时降低了设计复杂度，其功耗远小于传统模拟DCOC环路的伺服放大器。　　3.提出了一种低电压、低功耗、高功率效率的逐次逼近型(SAR)模数转换器电路。该电路采用0.13μm CMOS工艺实现，通过异步时钟及异步控制技术提高了ADC的最高工作速率并省去了传统SAR结构所要求的高速过采样时钟。借助高效率（最少切换次数）的DAC电容切换技术，ADC的功耗进一步降低。此外，通过采用片上可编程延迟单元调节用于DAC建立的延迟时间，ADC性能可以方便地在速度与精度间折衷而适用于更多的场合。通过与一个采用通道间运放共享技术设计的低功耗流水线ADC进行性能比较，该SAR ADC表现出显著的功率效率优势。　　论文工作的主要研究成果均已通过芯片流片及测试验证，并成功应用于高性能的无线局域网收发机芯片系统。