高速采样广泛应用于通信、雷达等领域,然而受到工艺的制约,单片模数转换(Analog to Digital Converter,简称ADC)芯片无法同时满足高采样率和高分辨率的需求。时间交替采样技术技术(Time-Interleaved ADC Ssytems,简称TIADC)通过使用多片同种ADC芯片同时对一个信号进行交错采样,在分辨率不降低的情况下使系统的采样率成倍提高,然而多片ADC芯片的不一致性会导致多个通道间的失配。这些失配主要包括芯片初始偏置电压不同引起的偏置失配、芯片增益量不同引起的增益失配、各芯片采样时钟相位差异引起的时间失配。三种通道失配会使各通道采样数据重组时无法正确匹配,从而导致系统不能正确还原原始波形,降低系统的性能。针对8通道8GSPS采样率的TIADC系统,本论文主要进行了如下的工作来校正三种失配,保证系统的性能。1)研究分析了三种失配与通道数、采样率之间的关系,结合本论文所研究的系统的特点,在数学上推导了三种失配对本系统的影响,并提出了相应的校正方案。2)分析了各种通道失配误差的获取方法,结合本论文所研究系统的特点对这些方法进行了比较,选择了最合适的正弦拟合法。之后分析了正弦拟合法的优缺点,并结合实际提出了引入信号频率作为估计量的四参数正弦拟合法。3)根据三种误差的自身特性,并结合本论文所研究系统的通道数、采样率,设计了前端数据时钟自同步法来同步各通道采样数据,消除通道间采样时钟偏斜；提出了结合加法器、乘法器和FARROW结构全通滤波器的综合校正方法,实现了对采样数据的后端数字校正。并设计了一系列的试验进行了验证。