论文部分内容阅读
嵌入式处理器是嵌入式系统的核心，提升它的性能可以很大程度地提高整个系统的性能。作为嵌入式处理器的代表，ARM处理器以其极小的体积、极低的功耗、极高的性能以及极低的成本脱颖而出。ARM926EJ-S则是应用最为广泛的中端ARM系列处理器之一。ARM公司以软核的形式提供ARM926EJ-S，允许用户根据需求综合出正确的门级电路网表进行后续结构设计，并借助EDA工具与其它逻辑电路结合一体，设计出所需要的芯片。 本论文介绍了ARM处理器的应用领域和体系结构特点，并对ARM926EJ-S的特点进行了详细说明。为满足嵌入式系统性能的要求，将ARM926EJ-S的ICache（InstructionCache）和DCache（DataCache）的大小配置为16KB。在对ARM926EJ-S软核代码进行分析后，调试RTL仿真环境，完成RTL功能仿真，并基于不同的目标（功耗、速度和面积）研究其具体实现。发现以功耗为首要目标时，必须采用时钟门控，而速度变化对面积影响不大；以面积为首要目标时，必须降低速度，功耗才可同时减少；以速度为首要目标时，面积和功耗都增大，但时钟门控对速度的影响不大。 在保证满足系统功耗要求的条件下，以处理器的工作频率为首要目标，对ARM926EJ-S软核进行综合，走COT（CustomerOwnedTools）流程来实现硬核，以达到最大的性能。最后，通过形式验证、静态时序分析和版图后仿真来保证硬核实现的正确性，并进行功耗分析来评估硬核的功耗。 最终，采用SMIC13g工艺将ARM926EJ-S在worst-case下的工作频率提升至270MHz，面积降至3.2mm2（ARM发布的同等工艺下的ARM926EJ的频率为220MHz，面积为3.4mm2），动态功耗降至154.8435mW，漏电流功耗降至775.8426uW。