现代CMOS工艺的发展，使电子系统的功能越来越复杂，性能越来越高，相应地对模拟信号与数字信号的接口A/D、D/A转换器的要求也不断提高。基于过采样的Sigma-Delta模数转换器以牺牲速度换取精度，因此长久以来Sigma-Delta模数转换器一直是低速高精度的。但这种局面已经改变，一方面由于现代CMOS工艺的进步使系统工作时钟频率不断提高，另一方面受到现代通信系统巨大需求的刺激，现在Sigrna-Delta模数转换器早已突破了1MHz的带宽限制，并持续往高速应用领域发展。 本文设计和实现了一个16比特1MHz信号带宽的Sigma-Delta调制器，它应用于自适应校准流水线模数器中，为高速低精度的流水线模数转换器提供一个基准的参考值来校准流水线模数转换器的误差。由于本Sigma-Delta调制器的信号带宽较大，其亦可以应用于高速高精度通信领域，如3G无线通信或者xDSL有线通信的接受端。 为了减少设计的复杂度，调制器采用全差分开关电容电路实现。为了实现16比特的精度和1MHz的带宽，选取工作时钟频率为128MHz，第一级积分器采样电容6pF，过采样率为64，调制器结构为单环5阶单比特量化。在系统设计方面，选用前馈结构，它有助于实现调制器的稳定和降低第一级积分器的线性设计要求；同时通过系数调整把第一级积分器的摆幅降下来，有利于低电压运放的设计。在电路设计方面，大的负载电容、高的时钟频率和高的线性度要求是电路设计的难点。为了达到高的线性度，采样开关使用栅压自举开关实现，并且使用增益自举来提高运放的线性度。为了尽量节省功耗，第一级运放使用Telescopic结构来实现，同时它具有良好的单极点特性，可以获得较高的单位增益带宽。 调制器采用中芯国际(SMIC)0.18um单层多晶、6层金属的CMOS混合工艺上实现，核心面积(不包括PAD)为0.8×0.8mm<2>；在1.8V的电源电压下，实测最大信噪比为90dB。其核心电路消耗了41.22mW的功耗。 此外，本文还总结出基于滤波器综合的高阶Sigma-Delta调制器的系统设计流程。第四章对电路的非理想因素进行了详细的分析，提出系数误差和电路噪声的区别，把运放的非理想建立误差归结为传递函数误差而不是电路噪声，并给出模型来评估所需要的增益和带宽。指出Sigrna-Delta调制器中非线性会带来较严重的性能下降，并指出三个重要的非线性来源：采样过程的非线性、运放增益变化引起的非线性，有限Slew Rate带来的非线性。分析采用理论分析和模型仿真相结合的方法，既指出它们的来源和影响，同时把它们的等效模型代入MATLAB行为级模型中进行仿真，得到具体的量化指标。这些分析指导了后续电路的设计，并优化了整体调制器电路的性能和功耗。