论文部分内容阅读
随着半导体技术的发展，芯片的规模变得越来越大，功能越来越强。片上系统的设计概念应用的越来越广泛。随着片上系统中所需要控制的储存器的容量越来越大，数据的误码率也相应的增加，因此需要在片上系统中集成一些纠错模块去对错误的数据进行纠错，以提高片上系统的可靠性。本文设计的就是用于片上系统的RS编解码IP的纠错模块。
论文首先介绍了一些常用的RS的编解码算法。然后针对片上系统芯片需要读写的大容量的储存器的特点，设计一个有效的RS编解码实现方案。在论文中具体分析选定的RS编解码算法和所采用的硬件架构，并且着重对其中所使用到的有限域乘法器进行设计的优化。论文介绍了片上系统芯片所普遍使用的AMBA总线，并且根据储存器的读写速度的要求，确定采用．AHB总线作为RS编解码IP模块的总线接口。在此基础上提出了编解码IP核的两种不同的连接方案，并且分析其中的优劣。
在设计中采用NANDFLASH储存器的读写作为例子来验证纠错模块的功能，故此介绍NANDFLASH储存器的结构和读写规则，并且设计一个相应的读写控制接口，实现了RS纠错功能的验证。在论文的第五章，在软件模型测试的基础上，对硬件模型的功能进行仿真测试，然后把Rs编解码模块嵌入到整个片上系统中进行NANDFLASH的读写功能仿真。最后对该模块进行综合，并且下载到FPGA板上进行硬件仿真。仿真结果表明本文设计的RS编解码模块可以有效地对大容量储存器的读写操作进行纠错处理。
本论文最终设计了一个具有AHB总线接口的RS编解码IP，可方便集成到AMBA总线的片上系统芯片中。在FPGA的综合中，论文中设计的RS编解码IP可运行于108MHZ的时钟频率上。测试中结合NANDFLASH储存器的读写控制器，在FPGA仿真中得到了较好的纠错速度和效果。本论文所设计的RS编解码纠错模块可有效地应用在片上系统中，为大容量储存器提供纠错功能。