随着超大规模集成电路集成度和复杂度的提高,尤其是系统芯片SoC (System-on-Chip)与片上网络NoC(Network-on-Chip)的蓬勃发展,使得集成电路的测试面临越来越多的挑战。测试功耗、测试数据量和测试应用时间三大问题一直是近年来测试研究所关注的重要方面。随着工艺发展和各种高性能、便携式设备的广泛使用,电子设备的功耗问题已经日益突出,它已经成为设计与测试中必须关注的重要方面。一个性能良好的系统既取决于低功耗设计技术,也取决于所采用的低功耗约束的测试技术。多核芯片测试数据量的增加,导致测试功耗急剧上升。因此研究多核芯片BIST低功耗测试模式生成和应用,具有十分重要的意义。在基于多核的设计中,NoC是一种新的范例。NoC测试时重用片上通信网络为减少测试代价起到了决定性作用。然而,在当今的高密度系统上的功耗限制恶化了测试调度的难题。针对NoC测试时峰值功耗过高的问题,本文首先提出了一种低功耗的测试调度算法,对于每个端口测试时都优先选择具有最低功耗的核进行调度,使得每个核都以最低功耗进行调度,由局部最优达到总体最优,有效地降低了测试总功耗。本文研究了基于多核的BIST低功耗测试模式生成体系结构,同时,研究面向低功耗的多核测试访问机制TAM(Test Access Mechanism)和控制电路共享的策略问题。研究如何把多核芯片BIST测试调度问题模型化为一个多约束、特别是功耗约束条件下资源优化问题,并通过调度算法来综合解决测试功耗、测试时间和面积开销问题。本文提出了一种功耗时间协同优化的测试调度方法。综合考虑了测试功耗与测试时间,在测试功耗与测试时间二者之间作了很好的平衡。调度方法中是通过减少测试中的传输功耗,来减少了测试总功耗。ITC’02电路上的实验结果表明了方法的有效性。