论文部分内容阅读
随着科学技术的发展和数据采集系统的广泛应用,人们对数据采集系统的速度和精度提出了越来越高的要求,而这两个指标恰恰是ADC发展中的一对矛盾。受ADC变换器芯片发展水平的限制,目前单片ADC很难同时做到高速率和高精度采样。为了解决单片ADC芯片难以同时满足高速高精度这一矛盾,现在常用多片相对低速的高精度ADC拼接来提高系统的总采样速率。多片ADC时间交替采样就是提高系统采样率的一种有效方法。时间交替采样ADC系统利用M片采样速率fs / M的ADC进行前端并行逐次采样,后端拼接的技术使整个采集系统的等效采样率达到f s。但这种结构各个通道的不一致性会引入时间、增益和偏置三种主要的通道失配误差。通道失配误差对系统的性能有很大的影响。同时要为并行采样提供精确的交替采样时钟,在实现上面也是一个巨大的难点。本文对通道失配的三种误差作了详尽的分析,推导出三种误差并存的非均匀采样信号频谱,并提出本文了的误差测量与以FARROW结构为基础的高效实时校正算法。通过测量算法和校正算法的仿真,验证了本文方法的有效性。此外,本文还从工程上解决了对于时间交替采样ADC系统的前端时钟实现难点。在此基础上,设计并研制了一套最高采样频率可达240MHz的高速高精度采集系统。测试结果表明,该方案能极大提高采集系统性能。本文所做的主要工作如下:1.全面分析了并行时间交替采样结构三种误差的特性,推导出一种可行的误差测量算法,利用FORROW结构校正误差,并对测量和校正算法进行了仿真和分析。2.研制出由三片AD6645构成的240MHz的高速高精度采集系统样机,以时钟管理芯片AD9512解决了并行采样的时钟问题,并以NiosⅡ软核完成了对误差的计算和控制。3.通过硬件调试,对系统进行了性能分析,最终有效位数可以达到9.5bit。