论文部分内容阅读
随着跳频通信技术的快速发展,人们对跳频通信系统技术的要求越来越高,尤其是跳频通信系统对噪声与干扰环境下信息传输误码率的要求也越来越高,为了进一步提升跳频通信系统的可靠性,降低系统的误码率成为跳频通信领域内的研究热点。本文在“跳频通信系统”课题的背景下,对LDPC码编译码的设计及FPGA的实现进行了深入的研究,主要内容概要如下:首先,对课题的研究背景及意义、LDPC码的发展现状做了总结,阐述了数字通信系统的研究现状,并给出数字通信系统结构框图。根据跳频通信系统的工作原理,802.16协议的基本内容,深入研究和分析跳频通信系统以及802.16e协议下的LDPC码。其次,在FPGA中实现LDPC编码算法。分析和研究高斯消去算法、LU分解算法以及Efficient算法的编码原理,通过比较每种算法的运算复杂度,最后以简化的Efficient算法作为本文在FPGA上实现的编码算法。以简化的Efficient算法的核心思想,构建IEEE 802.16e标准LDPC编码器。在不同码率,固定码长的条件下,运用Verilog硬件语言设计802.16e标准LDPC码的编码器,并对每一个模块分析和设计。通过Modelsim软件对顶层模块进行仿真,并将Modelsim仿真的编码结果与Matlab编译产生的码字进行比较,证明该方案的可行性。最后,在FPGA中实现LDPC译码算法。通过分析和研究硬判决算法和软判决算法(BP算法、LLR-BP算法和Min-Sum-BP算法)的译码机制。考虑到计算复杂度和可实现性,本文通过Matlab仿真给出基于Min-Sum-BP算法在不同迭代次数、不同码率、不同扩展因子下性能对比曲线,通过在FPGA上实现并验证Min-Sum-BP译码算法,证明本文使用的译码算法的有效性。通过掌握Min-Sum-BP算法的核心思想,可以构建基于IEEE 802.16e标准的LDPC译码器,并在不同码率,固定码长条件下,运用Verilog硬件语言设计符合802.16e标准的LDPC译码器。使用Modelsim软件对顶层模块进行仿真,将得到的译码结果与Matlab编译产生的码字进行比较,证明设计和实现的正确性。