论文部分内容阅读
物联网在信息时代得到大力发展。射频识别（RFID）作为其中的核心技术，逐渐成为近年来的研究热点。而工作于860MHz~960MHz频段的超高频射频识别（UHF RFID）技术，以其识别距离远，读写速度快等诸多优点，更是受到人们的青睐。目前在国际上被广泛认可采用的UHF RFID协议规范是EPC Class1Generation2（简称EPC C1G2）。该协议对UHF频段的读写器和电子标签的工作过程都作出了明确的要求。本论文基于EPC C1G2协议，分别设计实现了电子标签和读写器数字基带系统，使用Verilog HDL语言进行描述，并搭建了一个硬件验证平台完成对两个系统的测试工作。论文首先介绍了电子标签数字基带系统的整体设计方案，并将其划分为数据解码，命令解析，协议控制，存储器，数据编码五个功能模块，分别对各个功能模块的实现方法进行了详细阐述，并给出了相应的仿真结果及说明。同时，在设计中采用了寄存器复用，FIFO缓冲，寄存器插入，存储器实现等相关技术，节省了硬件资源，提高了系统稳定性。最后，经测试验证，该基带系统完全可行。目前市场上的UHF RFID读写器一般采用ARM作为控制芯片，本文提出了一种基于FPGA的读写器设计方案，首先说明了该方案的优势，并着重对读写器数字基带系统设计做了详细介绍。该基带系统由四大功能模块组成，分别为协议控制，输出数据处理，输入数据处理以及串行接口电路。利用各个模块并行工作的优势，高效地完成数据编解码及协议控制。经测试，读写器数字基带系统很好地实现了所设计的功能。设计的验证是很重要的一项工作。本文为两个基带系统设计了用于测试的硬件平台，该平台的核心芯片是ARM和FPGA，上面集成了一款成熟的ARM读写器数字电路部分。经验证，该平台可成功完成两个基带系统的测试工作。