纠错编码是通信系统实现可靠数据传输的一种有效方法。由于微电子技术的发展，使以前难以实现的复杂译码算法在超大规模芯片中得到实现。低密度校验码(LDPC)以逼近Shannon极限的误码率性能和可完全并行实现迭代译码的特点，成为纠错码研究的热点，并且被推荐为新一代通信系统中主要纠错编码方案。本文以北京市嵌入式系统重点实验室的基于DVB-S2接收系统芯片设计项目为基础，详细介绍了LDPC译码器的设计与实现。主要内容如下： ⑴基于DVB-S2标准，对接收机的LDPC译码部分进行研究。主要研究其校验矩阵的特点，各种译码算法，分析其存储方式，着重于迭代译码的硬件实现。通过软件平台上的仿真，并编写硬件代码。 ⑵介绍了DVB-S2系统以及标准中LDPC码的特点， LDPC译码器是DVB-S2系统中的关键模块，译码算法的性能直接决定了整个系统的性能，通过对几种译码算法进行性能分析和仿真比较，最终确定以最小和算法作为系统的译码算法。DVB-S2系统中LDPC校验矩阵规模巨大，直接实现需要占用较多的资源，并且有较大的处理时延。通过对标准中LDPC码的结构特点进行分析，利用校验矩阵的准循环移位特性，提出了结构化的存储方式及与之对应的部分并行设计的流水线结构；采用Staggered decoding方法，对比特节点信息实时更新，大大减小了信息的存储空间，使得译码器在面积和数据吞吐量上都满足系统要求。 ⑶介绍了LDPC和DVB-S2系统的仿真平台，说明了在实验室环境下设计并验证系统功能正确性的测试方法。利用先进的数字电视信号发生器(SFU)产生标准的DVB-S2测试信号对接收系统的功能进行验证，给出了LDPC在高斯信道下的仿真性能和综合结果。